物聯(lián)網(wǎng)IC設(shè)計(jì)日益復(fù)雜 混合訊號(hào)驗(yàn)證挑戰(zhàn)大增

　　物聯(lián)網(wǎng)(IoT)應(yīng)用興起，除為半導(dǎo)體廠開創(chuàng)新的市場(chǎng)商機(jī)外，亦帶來諸多積體電路(IC)設(shè)計(jì)新挑戰(zhàn)，特別是系統(tǒng)單晶片(SoC)功能整合度愈來愈高，已使IC設(shè)計(jì)業(yè)者面臨更嚴(yán)峻的數(shù)位和類比混合訊號(hào)(MixedSignal)電路驗(yàn)證(Verification)挑戰(zhàn)。

　　Cadence全球營(yíng)運(yùn)暨系統(tǒng)和驗(yàn)證事業(yè)群執(zhí)行副總裁黃小立表示，近年來亞太區(qū)晶片設(shè)計(jì)公司對(duì)驗(yàn)證工具的需求已顯著攀升。

　　益華電腦(Cadence)全球營(yíng)運(yùn)暨系統(tǒng)和驗(yàn)證事業(yè)群執(zhí)行副總裁黃小立表示，物聯(lián)網(wǎng)應(yīng)用須具備感測(cè)、處理和連結(jié)等能力，而SoC要在兼顧小尺寸、低功耗和低成本的前提下整合上述功能，將面臨許多挑戰(zhàn)。

　　黃小立進(jìn)一步解釋，要達(dá)到上述設(shè)計(jì)目標(biāo)，SoC開發(fā)商勢(shì)必須使用先進(jìn)制程，然而在先進(jìn)制程設(shè)計(jì)中打造類比功能極為吃力，因此許多晶片大廠如聯(lián)發(fā)科，已開始利用數(shù)位預(yù)失真(DigitalPre-distrotion)和數(shù)位校正(DigitalCalibration)等方法，將許多類比功能轉(zhuǎn)換為數(shù)位設(shè)計(jì)，降低在先進(jìn)制程節(jié)點(diǎn)實(shí)作類比電路的挑戰(zhàn)。

　　不僅如此，先進(jìn)制程的設(shè)計(jì)規(guī)則愈來愈多，且類比與數(shù)位電路須同步驗(yàn)證，才能確保晶片功能運(yùn)作無虞，因而對(duì)混合訊號(hào)驗(yàn)證的需求愈來愈高，也因此益華不斷投入新技術(shù)研發(fā)，如近期所提出的「RealNumberModeling」技術(shù)，即可讓設(shè)計(jì)人員在數(shù)位模擬環(huán)境中執(zhí)行類比電路模擬，從而大幅提高SoC的驗(yàn)證效率。

　　另一方面，益華也戮力厚實(shí)物聯(lián)網(wǎng)晶片設(shè)計(jì)所需求的矽智財(cái)(IP)陣容，如數(shù)位訊號(hào)處理器(DSP)、中高階類比數(shù)位轉(zhuǎn)換器(ADC)與數(shù)位類比轉(zhuǎn)換器(DAC)，以及高速介面等，同時(shí)致力確?？蛻粼谝嫒A設(shè)計(jì)工具中使用該公司IP時(shí)，可達(dá)到最佳的整合設(shè)計(jì)。

　　黃小立指出，亞太地區(qū)的晶片商長(zhǎng)久以來較重視設(shè)計(jì)實(shí)作(DesignImplement)層面，對(duì)于驗(yàn)證的投入相對(duì)較少。然而，隨著SoC設(shè)計(jì)益趨復(fù)雜，晶片商已逐漸體認(rèn)到驗(yàn)證的重要性，畢竟一旦發(fā)生錯(cuò)誤而須返工，花費(fèi)的時(shí)間與成本負(fù)擔(dān)愈來愈大，因此這一兩年購買電子設(shè)計(jì)自動(dòng)化(EDA)驗(yàn)證工具的廠商家數(shù)已有明顯增加。