Wide I/O 2標準出爐 移動存儲器接口再革新

　　第二代WideI/O(WideI/O2)標準千呼萬喚始出來。聯(lián)合電子裝置工程協(xié)會(JEDEC)轄下的固態(tài)技術協(xié)會(SolidStateTechnologyAssociation)日前正式發(fā)布WideI/O2標準--JESD229-2。相較于第一代規(guī)格，WideI/O2介面的傳輸速率將顯著攀升，同時保留WideI/O矽穿孔(TSV)架構(gòu)的垂直堆疊封裝優(yōu)勢，有助打造兼具出色速度、容量與功率特性的行動記憶體，滿足智慧型手機、平板電腦、掌上型游戲機等行動裝置的需求。

　　JEDEC低功耗記憶體JC-42.6小組委員會主席HungVuong指出，WideI/O2行動動態(tài)隨機存取記憶體(DRAM)介面是一項突破性的技術，也是在2012年發(fā)布的WideI/O標準之延伸。

　　事實上，除了WideI/O2介面之外，JEDEC在8月下旬亦發(fā)布第四代低功耗雙倍資料率(LPDDR4)記憶體標準。Vuong進一步表示，隨著這兩項標準相繼問世，JEDEC為開發(fā)者提供一系列的行動記憶體解決方案，從而實現(xiàn)最大的靈活性;水平架構(gòu)的記憶體設計可選擇LPDDR4標準，垂直架構(gòu)則有WideI/O2介面支援;而無論是哪種解決方案，都能提供符合現(xiàn)今市場需求的記憶體效能。

　　據(jù)了解，與第一代WideI/O規(guī)格相比，WideI/O2提供四倍的記憶體頻寬(68GB/s)，在1.1伏特(V)電壓供應下，有更低的功耗、更好的每瓦頻寬(Bandwidth/Watt)表現(xiàn)。從封裝的角度來看，WideI/O2晶粒(Die)是以系統(tǒng)單晶片(SoC)形式堆疊，藉此最小化功耗以及占用空間(Footprint)。

　　JEDEC指出，固有的垂直堆疊架構(gòu)能允許WideI/O2介面在四分之一的I/O速度下，實現(xiàn)優(yōu)于LPDDR4DRAM四倍的頻寬。

　　JEDEC董事會主席MianQuddus補充，行動裝置的革新持續(xù)推動市場上對于新一代儲存方案的需求，進一步刺激能以更小的外型，提供更高效率、低耗能的解決方案問世;他指出，JEDECJC-42.6小組委員會未來仍將致力于提供一系列行動記憶體的解決方案，期能確實切合產(chǎn)業(yè)界現(xiàn)今和未來的真正需求。