新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 2016年EUV降臨 半導(dǎo)體格局生變

2016年EUV降臨 半導(dǎo)體格局生變

作者: 時間:2014-10-13 來源:中國電子報(bào) 收藏
編者按: ASML公司第3代極紫外光(EUV)設(shè)備已出貨6臺。這預(yù)示著預(yù)示了全球兩家頂級大廠未來采用EUV光刻技術(shù),在10nm的量產(chǎn)關(guān)鍵技術(shù)選項(xiàng)中幾乎同步,或者說臺積電在10nm時順利趕上業(yè)界龍頭英特爾。

  在9月份召開的“SEMICONTaiwan2014”展覽會上,ASML公司的臺灣地區(qū)銷售經(jīng)理鄭國偉透露,第3代極紫外光()設(shè)備已出貨6臺。鄭國偉同時指出,ASML的設(shè)備近期取得驚人突破,已有2家客戶在以它進(jìn)行晶圓處理時,測試結(jié)果達(dá)到每天可曝光超過600片晶圓。

本文引用地址:http://m.butianyuan.cn/article/263787.htm

  業(yè)界消息也印證了鄭國偉的講話:ASML與制造廠共同研發(fā),繼7月底英特爾成功利用微影技術(shù),在24小時內(nèi)完成曝光逾600片晶圓之后,臺積電也成功在一天內(nèi)完成600片晶圓曝光。這個消息在印證鄭國偉的講話的同時,也預(yù)示了全球兩家頂級大廠未來采用EUV光刻技術(shù),在10nm的量產(chǎn)關(guān)鍵技術(shù)選項(xiàng)中幾乎同步,或者說臺積電在10nm時順利趕上業(yè)界龍頭英特爾。

  10nm制程的“十字路口”

  困局是由于光源的功率不足等原因,導(dǎo)致EUV設(shè)備一再被推遲,讓業(yè)界幾乎喪失信心。

  眾所周知,一直以來業(yè)界奉行的寶典是每兩年跨上一個工藝臺階,即所謂的0.7×制程理論。打個比方,如果說2011年業(yè)界跨上了22nm工藝臺階,那么2013年就是22×0.7=14nm。為什么半導(dǎo)體產(chǎn)業(yè)界會義無反顧地去遵循這一規(guī)律呢?道理十分清楚,尺寸縮小,在同樣的芯片面積上晶體管的密度增加一倍,就相當(dāng)于每個晶體管成本下降50%。

  但是,半導(dǎo)體業(yè)的前進(jìn)之路到了28nm之后,就發(fā)生了變化。當(dāng)工藝制程進(jìn)入22nm/20nm時,成本相比28nm不僅沒有下降,反而升高。原因是當(dāng)工藝尺寸縮小到22nm/20nm時,傳統(tǒng)的193nm光刻,包括使用浸液式、OPC等技術(shù)已經(jīng)無能為力,必須采用輔助的兩次圖形曝光技術(shù)(Doublepatterning,縮寫為DP)。從原理上講,DP技術(shù)易于理解,甚至可以曝光3次、4次。但是這必將帶來兩大問題:一個是光刻加掩模的成本迅速上升,另一個是工藝的循環(huán)周期延長。所以業(yè)界心知肚明,在下一代光刻技術(shù)EUV尚未成熟之前,采用DP技術(shù)是不得已而為之的。

  所以全球半導(dǎo)體業(yè)界在向14nm制程邁進(jìn)時,一方面采用DP技術(shù),另一方面為了減少漏電流與功耗,采用新的FinFET結(jié)構(gòu)(注:英特爾在22nm制程時首先采用FinFET工藝)。

  至于未來向10nm挺進(jìn)時,業(yè)界一直有爭論,一種方案是采用FinFET結(jié)構(gòu),但是工藝制程上采用DP技術(shù)已經(jīng)不行了,可能必須采用3次或者4次圖形曝光技術(shù),另一種方案是等待EUV設(shè)備的降臨。盡管EUV光刻工藝,從理論上由于曝光波長才13.4nm,在10nm時可以不必采用DP,從而節(jié)省成本(注:到了7nm時,即使是EUV也需要采用DP技術(shù))。但是采用EUV相應(yīng)也會帶來產(chǎn)業(yè)鏈的轉(zhuǎn)變,同樣非同小可。

  之前的困局是由于光源的功率不足等原因,導(dǎo)致EUV設(shè)備一再被推遲,讓業(yè)界幾乎喪失信心,都認(rèn)為在10nm時插入EUV光刻工藝毫無希望,可能要等到7nm。

  所以業(yè)界把進(jìn)入10nm工藝制程看做是“站在十字路口”,盡管從技術(shù)層面上采用多次DP也能通過,然而從經(jīng)濟(jì)角度上講不一定誰都能夠接受。

  EUV光刻技術(shù)突破意義重大

  EUV光刻的導(dǎo)入,將使半導(dǎo)體業(yè)界對于10nm工藝制程不再猶豫。

  如今,EUV光刻設(shè)備取得驚人突破,如果2016年EUV真的能夠進(jìn)入量產(chǎn),那將對全球半導(dǎo)體業(yè)產(chǎn)生巨大影響。

  首先,表明摩爾定律將能持續(xù)向10nm及以下制程順利推進(jìn)。EUV光刻的導(dǎo)入,將使半導(dǎo)體業(yè)界對于10nm工藝制程不再猶豫,肯定會采用EUV與193nm浸液式光刻的混合模式,即尺寸更細(xì)的采用EUV光刻,有的仍可以采用193nm。另一方面可能讓摩爾定律持續(xù)向10nm及以下制程推進(jìn),由此半導(dǎo)體產(chǎn)業(yè)可能進(jìn)入一輪新的增長周期。

  其次,18英寸硅片進(jìn)程加速。理論上,硅片直徑增大是產(chǎn)業(yè)增長的另一項(xiàng)重要推動力。觀察半導(dǎo)體業(yè)硅片尺寸發(fā)展進(jìn)程,SEMI于2006年公布的一項(xiàng)數(shù)據(jù)顯示,1986年進(jìn)入4英寸,1992年6英寸,1997年8英寸,2005年為12英寸。目前,產(chǎn)業(yè)界討論向18英寸硅片過渡已經(jīng)持繼一段時間了,但是由于半導(dǎo)體設(shè)備廠擔(dān)心研發(fā)投資過大,而客戶數(shù)量稀少等因素,積極性一直不高,再加上摩爾定律接近極限等原因,在18英寸硅片的發(fā)展進(jìn)程中一直伴有爭論,焦點(diǎn)集中在投資回報(bào)與什么時間開始過渡上。EUV光刻設(shè)備的成功將使工藝制程可能繼續(xù)還有三個臺階可走,即10nm、7nm及5nm。由此也可使得半導(dǎo)體設(shè)備廠減少疑慮,芯片制造廠增加信心,從而加速產(chǎn)業(yè)界向18英寸硅片過渡的進(jìn)程。

  最后,英特爾、三星與臺積電加高通的三足鼎立態(tài)勢確立。英特爾、三星及臺積電加高通的三足鼎立態(tài)勢現(xiàn)在已經(jīng)基本確立,業(yè)界關(guān)切的是處理器、存儲器及代工加設(shè)計(jì)三者之間的比例分配變化?,F(xiàn)在的趨勢是三星與英特爾己經(jīng)跨入代工,未來的增長依賴于物聯(lián)網(wǎng)、可穿戴產(chǎn)品等市場的興起,工藝結(jié)構(gòu)方面依賴于2.5D、3D等封裝與新的材料,如ⅢⅤ族、鍺、碳納米管、碳納米線等的應(yīng)用。

  不管如何,全球半導(dǎo)體由少數(shù)幾家大廠壟斷的態(tài)勢不會再改變。

  業(yè)界正拭目以待

  與EUV光刻相關(guān)的掩模及光刻膠等配套材料的問題也不少,所以業(yè)界正拭目以待。

  2016年EUV光刻真的被半導(dǎo)體業(yè)采用是一個大的突破,它對于產(chǎn)業(yè)的影響非同小可。首先是工藝尺寸縮小的步伐繼續(xù)挺進(jìn),表示未來半導(dǎo)體工藝路線圖的進(jìn)一步落實(shí),并可預(yù)期產(chǎn)業(yè)會進(jìn)入新一輪的增長期。對于半導(dǎo)體設(shè)備業(yè)更是一個利好的消息。

  由于工藝路線圖的進(jìn)一步明確,產(chǎn)業(yè)界將會加快向18英寸硅片過渡的步伐。另外,未來產(chǎn)業(yè)的壟斷現(xiàn)象加劇,導(dǎo)致英特爾,三星及臺積電加高通的三足鼎立的地位更加明顯,同時產(chǎn)業(yè)在新的應(yīng)用推動下,未來的兼并重組會更加劇烈。

  然而,2016年EUV光刻是否真的能降臨?目前僅是ASML廠家的承諾。這樣的事情之前也曾發(fā)生過多次了。另外與EUV光刻相關(guān)的掩模及光刻膠等配套材料的問題也不少,所以業(yè)界正拭目以待。

  根據(jù)鄭國偉的介紹,ASML的EUV機(jī)臺預(yù)計(jì)2016年年底將達(dá)到每天曝光1500片晶圓的處理能力,協(xié)助客戶采用EUV設(shè)備來量產(chǎn)10nm的工藝制程。它的第3代EUV機(jī)臺NXE:3300B已出貨6臺,并預(yù)計(jì)今年下半年至明年初將再出貨5臺,第4代的EUV機(jī)臺NXE:3350目前正在組裝中,預(yù)計(jì)明年可出貨。EUV設(shè)備的售價(jià)昂貴,每臺售價(jià)高達(dá)9000萬歐元(約合人民幣8億元),并且體積龐大,每臺運(yùn)輸需動用747飛機(jī),11架次。

晶體管相關(guān)文章:晶體管工作原理


晶體管相關(guān)文章:晶體管原理


關(guān)鍵詞: 半導(dǎo)體 EUV

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉