基于NIOS II的BCMO4藍牙通信模塊的設計

　　引言

　　在工業(yè)現(xiàn)場中，大多的通信設備是通過加裝通信模塊來實現(xiàn)的，而大多的通信模塊的處理器采用ARM核。隨著微電子學和計算機科學的迅速發(fā)展，電子系統(tǒng)已經(jīng)從電路板級系統(tǒng)集成發(fā)展成為包括ASIC、FPGA和嵌入式系統(tǒng)的多種模式。SOPC由于集成了硬核或軟核CPU、DSP、存儲器、外圍I/O及可編程邏輯模塊，在設計和應有的靈活性及其成本方面有較大的優(yōu)勢。

　　NIOSⅡ系列處理器是Altera公司的第二代FPGA嵌入式處理器。同前一代軟核的CPU相比，NIOSⅡ的性能得到很大提高，體積更小，其最大處理能力是第一代軟核的三倍。邏輯功能方面具有32位的精簡指令集CPU。實現(xiàn)方式是在FPGA上通過編程的方式實現(xiàn)，這是與傳統(tǒng)的CPU的一個根本的差別。本文是在NIOSⅡ軟核的基礎上設計了藍牙技術模塊，并在工業(yè)以太網(wǎng)中，較好地實現(xiàn)了通信模塊與工業(yè)現(xiàn)場設備的無線通信。

　　NIOSⅡ嵌入式處理器概述

　　NIOSⅡ處理器是Altera公司的第二代用戶可配置的通用32位RSIC軟核微處理器，是Altera公司特有的基于通用FPGA架構的軟 CPU內核。它可以提供：完全的32位指令集、數(shù)據(jù)總線和地址空間;32位通用的目的寄存器;32個外部中斷源;計算64位和128位乘積專用指令;單指令桶形移位器;對多種片上外設進行訪問，提供片外存儲器和外設接口;在IDE控制下，硬件輔助調試模塊可對處理器進行啟動、停止、單步和追蹤操作;基于 CNU C/C++工具鏈和Eclipse IDE;所有的NIOSⅡ處理器系統(tǒng)的指令集兼容;具有超過150 DMIPS的性能。

　　它將設計輸入、綜合、布局、驗證、編程與配置以及第三方EDA工具接口集成在一個無縫的綜合性設計環(huán)境中。NIOSⅡ的硬件開發(fā)環(huán)境是在 SOPC builder中進行的。SOPC builder是一個自動化的SOPC硬件系統(tǒng)的開發(fā)工具，集成在Quartus Ⅱ軟件內，Quartus Ⅱ和SOPC builder一起為建立SOPC設計提供標準化的圖形環(huán)境。Quartus Ⅱ和SOPC builder軟件，可以在很短的時間內定義一個完整的硬件系統(tǒng)。SOPC builder 通過SOPC開發(fā)階段的系統(tǒng)定義、集成和驗證的自動化，縮短了產品的市場化時間。

　　NIOSⅡ軟件開發(fā)環(huán)境被稱為NIOSⅡ集成開發(fā)環(huán)境(Integrated Development Environment，IDE)。它內嵌在Quartus Ⅱ設計工具中，可通過JTAG將應用程序下載到SOPC硬件系統(tǒng)中進行調試，可在指令集仿真器中對應用程序進行仿真調試，也可在ModelSim軟件中進行仿真調試?；贜IOSⅡ的SOPC的軟硬開發(fā)環(huán)境及設計流程如圖1所示。

　　圖1 基于NIOSⅡ的SOPC軟硬件開發(fā)環(huán)境及流程

　　首先利用SOPC Builder的界面定制系統(tǒng)，產生輸出文件;然后進入傳統(tǒng)的FPGA硬件開發(fā)流程;在Quartus Ⅱ中進行邏輯綜合、布局布線。在軟件流程中，用戶利用NIOSⅡ IDE環(huán)境，建立工程、編譯設計、調試等。

　　藍牙通信模塊的硬件設計

　　藍牙技術是一個開放性的、短距離無線通信技術標準，工作在全球通用的2.4GHz ISM頻段，采用跳頻擴頻技術，可以用于近距離通過無線連接的方式實現(xiàn)固定設備以及移動設備之間的網(wǎng)絡互連，在各種數(shù)字設備之間實現(xiàn)靈活、安全、低成本、小功耗的數(shù)據(jù)和語音通信，實現(xiàn)全方位的數(shù)據(jù)傳輸。

　　工業(yè)現(xiàn)場中存在多種使用不同方法進行互連的設備。對有些環(huán)境比較惡劣，布線不方便等因素可以采用藍牙無線通信技術來實現(xiàn)數(shù)據(jù)的通信。本設計中，采用了基于NIOSⅡ軟核的FPGA芯片EP1C12Q240C8作為CPU處理器，并在處理器的外圍拓展了64Mb的SDRAM和16Mb的 Flash，配置了50MHz的時鐘、復位電路、下載口，接入藍牙模塊，以便在藍牙通信模塊中實現(xiàn)通信協(xié)議并通過藍牙模塊發(fā)送測試數(shù)據(jù)或接收控制命令等。圖2為基于NIOSⅡ軟核的藍牙通信模塊的硬件設計框圖。

　　圖2 基于NIOSⅡ軟核的藍牙通信模塊的硬件設計框圖

　　在通信模塊上使用了AM29LV160的Flash和HY57V461620的SDRAM。將CPU的存儲容量進行了拓展，以便保證在EPA網(wǎng)絡上的通信協(xié)議的移植和操作系統(tǒng)(Linux、Windows CE)的移植。復位電路是由10kΩ電阻、10μF電容和按鍵組成的，可實現(xiàn)按鍵低電平復位和上電低電平復位。

　　藍牙模塊的實現(xiàn)采用了CSR公司的單芯片BCM04。BCM04內嵌BlueCore04芯片，并提供SPI、UART/USB、PIO、 PCM接口。BCM04中自帶8Mb的閃存SST39VF800,工作電壓為2.7～3.6V。在天線和發(fā)射機輸出端之間接入平衡-不平衡轉換器。帶通濾波器一般是無源器件,它的作用是濾除接收機不需要的頻帶內的信號，為低噪聲放大器(LNA)提供選擇性信號起到減小干擾的作用。BCM04中采用了臺灣 ACX公司的集成帶通濾波器+平衡不平衡轉換器的器件FB2520，帶通濾波器和平衡-不平衡轉換器集成在一起集成度更高有效的減小了電路板的面積，該器件具有外型小巧，插入損耗低等優(yōu)點，能夠很好地完成平衡到不平衡端的轉換和帶通濾波的功能。BCM04中需要3.3V和 1.5V兩種電壓，其中1.5V是為藍牙芯片和帶通濾波器+平衡-不平衡轉換器供電，3.3V為Flash芯片和藍牙芯片的外圍I/O腳提供電壓。CPU 與藍牙模塊接口電路圖如圖3所示。

　　圖3 CPU與藍牙接口的電路圖

　　基于NIOSⅡ軟核的FPGA芯片的SOPC設計

　　NIOSⅡ嵌入式處理器是FPGA生產廠商Altera公司推出的軟核CPU，是一種面向用戶的、可以靈活定制的通用RISC(精簡指令集架構)嵌入式CPU。NIOSⅡ以軟核方式提供給用戶，并專為Altera的FPGA上實現(xiàn)做了優(yōu)化，用于SOPC集成，最后在FPGA上實現(xiàn)。為完成設計要求，需要對處理器芯片進行配置。其SOPC Builder上的配置如圖4所示。