新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于FPGA的LCD顯示遠程更新的設計方案及原理圖

基于FPGA的LCD顯示遠程更新的設計方案及原理圖

作者: 時間:2014-12-15 來源:網(wǎng)絡 收藏

  MDIO信號是表明串行管理接口的數(shù)據(jù)輸入/輸出,MDC是串行管理接口的時鐘信號

本文引用地址:http://m.butianyuan.cn/article/266849.htm

  (3) 模塊的結(jié)構(gòu)圖

  

圖5 LCD模塊結(jié)構(gòu)圖

 

  圖5 模塊結(jié)構(gòu)圖

  為盡可能減少針腳數(shù)從而達到管腳復用的目的,通過四位數(shù)據(jù)線接口控制,由于在初始化之后,所有的數(shù)據(jù)和命令都以8位傳送,故每8位命令被分成2個四位即高4位和低4位,先傳高4位,后傳低4位,其間間隔只是1us。數(shù)據(jù)線上的四個390Ω電阻是用來防止管腳超載起到保護的作用。下圖是LCD的初始化流程圖

  

圖4  LCD初始化流程圖

 

  圖4 LCD初始化流程圖

  (5)按鍵模塊

  

圖6 按鍵模塊圖

 

  圖6 按鍵模塊圖

  系統(tǒng)完成初始化后,Spartan-6 的C4,D9,A8,C9管腳都是低電平,當有一個按鍵按下時,對應的管腳會變成3.3V高電平,按鍵掃描程序檢測出高電平后跳轉(zhuǎn)到相應的中斷地址,執(zhí)行中斷程序。

  (6)存儲器模塊

  

圖7 存儲器模塊

 

  圖7 存儲器模塊

  本設計使用Nexys3 SPARTAN6開發(fā)板上的存儲資源Cellular RAM 作為存儲器,采用同步模式進行傳輸,時鐘信號CLK低電平時有效。 在讀模式時,寫使能引腳WE為高電平,ADV,CRE,CE,OE,LB,UB為低電平,地址信號從ADDR[25:0]輸入,保存的數(shù)據(jù)從DQ[15:0]輸出;在寫模式時,WE,ADV,CRE,CE,LB,UB為低電平狀態(tài),OE可以為任何狀態(tài)。地址信號從ADDR[25:0]輸入,需要存儲的數(shù)據(jù)從DQ[15:0]端輸入。

  2.3流程圖

  (1)系統(tǒng)流程圖

  系統(tǒng)流程圖是描述了系統(tǒng)整個的工作流程。由于遠程更新LCD,所以要用到以太網(wǎng)的傳輸,具體就是要使用TCP/IP協(xié)議,F(xiàn)TP協(xié)議對LCD遠程更新。程序設計的時候默認狀態(tài)是在LCD顯示器循環(huán)播放信息,此外該項目利用開發(fā)板上的四個按鍵可以控制根據(jù)個人的需求重點顯示特定的信息。因此軟件系統(tǒng)的結(jié)構(gòu)流程框圖如下所示:

  

圖8 系統(tǒng)流程圖

 

  圖8 系統(tǒng)流程圖

  從上面的軟件流程圖可知軟件執(zhí)行流程如下:如果交通總控室有需要更新的路況信息,則將需要更新的內(nèi)容通過網(wǎng)線發(fā)送到Nesxy3開發(fā)板,經(jīng)過信息處理模塊對LCD顯示內(nèi)容進行更新。按鍵掃描程序如果檢測到某個鍵按下,則進行相應的中斷,跳轉(zhuǎn)到相應的程序處執(zhí)行特定顯示。如果沒有按鍵,則正常循環(huán)顯示。

LCD顯示屏相關(guān)文章:lcd顯示屏原理


lcd相關(guān)文章:lcd原理


關(guān)鍵詞: FPGA LCD

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉