FPGA的FIR抽取濾波器設(shè)計(jì)

　　以上就是抽取濾波器完成一次抽取濾波的全過程?？梢?，從數(shù)據(jù)x(n)輸入到濾波結(jié)果y(n) 輸出需要8個(gè)工作時(shí)鐘。如果控制器不停地向乘法器和加法器發(fā)送抽頭、系數(shù)和控制信號(hào)，就會(huì)形成流水線操作，那么每過兩個(gè)時(shí)鐘，抽取濾波器就會(huì)輸出一個(gè)濾波結(jié)果。

　　兩點(diǎn)注意事項(xiàng)

　　(1)兩個(gè)n位二進(jìn)制數(shù)相加，其和至少需要n+1位二進(jìn)制數(shù)才能正確表示。本設(shè)計(jì)中的加法器輸入/輸出都是18bit，為了防止加法器溢出，應(yīng)確保18bit輸入數(shù)據(jù)x(n)的最高兩位相同(都是符號(hào)位)。

　　(2)為了實(shí)現(xiàn)抽取濾波器的多級(jí)串聯(lián)結(jié)構(gòu)，應(yīng)統(tǒng)一輸入數(shù)據(jù)有效信號(hào)enable和輸出數(shù)據(jù)有效信號(hào)valid的時(shí)序要求。本設(shè)計(jì)規(guī)定控制器在累加器輸出濾波結(jié)果后的下一個(gè)時(shí)鐘送出濾波結(jié)果有效信號(hào)，時(shí)寬為一個(gè)工作時(shí)鐘周期。

　　設(shè)計(jì)特點(diǎn)

　　采用此設(shè)計(jì)結(jié)構(gòu)實(shí)現(xiàn)抽取濾波器有以下三個(gè)特點(diǎn)：

　　(1)節(jié)省片內(nèi)資源，提高資源使用效率。由于利用IP核生成的濾波器往往不能針對(duì)實(shí)際情況合理的利用片內(nèi)資源，造成資源浪費(fèi)。本設(shè)計(jì)采用了流水線結(jié)構(gòu)，所有功能模塊都滿負(fù)荷工作，沒有空閑等待時(shí)鐘，從而節(jié)省了片內(nèi)資源，提高了資源利用率。

　　(2)可以實(shí)現(xiàn)抽取濾波器多級(jí)結(jié)構(gòu)。針對(duì)抽取濾波器的輸出特性，可以采取相同的設(shè)計(jì)方法，再設(shè)計(jì)一級(jí)抽取濾波器，對(duì)前一級(jí)輸出的數(shù)據(jù)再次抽取濾波，從而實(shí)現(xiàn)多級(jí)抽取濾波器結(jié)構(gòu)。

　　(3)設(shè)計(jì)靈活，擴(kuò)展性強(qiáng)。用寄存器存放抽頭和系數(shù)適用于濾波器階數(shù)較少的情況，如果需要用上百階的抽取濾波，最好用XC2V1000片內(nèi)RAM存放抽頭和系數(shù)，這時(shí)只要稍微改動(dòng)控制器的邏輯設(shè)計(jì)即可實(shí)現(xiàn)。在此基礎(chǔ)上，還可實(shí)現(xiàn)可編程抽取濾波器。

　　結(jié)語

　　本文以實(shí)現(xiàn)抽取率為2、具有線性相位的3階FIR抽取濾波器為例，介紹了一種用Xilinx公司的XC2V1000實(shí)現(xiàn)FIR抽取濾波器的設(shè)計(jì)方法。用該方法設(shè)計(jì)出的抽取濾波器靈活性強(qiáng)，資源利用率高，能廣泛應(yīng)用于數(shù)字接收領(lǐng)域。