新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 市場(chǎng)分析 > 突破委外產(chǎn)能限制 半導(dǎo)體OEM亟需重新整合供應(yīng)鏈

突破委外產(chǎn)能限制 半導(dǎo)體OEM亟需重新整合供應(yīng)鏈

作者: 時(shí)間:2015-03-10 來(lái)源:eettaiwan 收藏

  Vardaman認(rèn)為,邏輯元件和存儲(chǔ)器的單芯片整合最早將在2018年實(shí)現(xiàn),但由于智慧型手機(jī)帶來(lái)的價(jià)格壓力,將使其難以在2019年以前采用3D TSV實(shí)現(xiàn)邏輯元件與邏輯元件的堆疊架構(gòu)。

本文引用地址:http://m.butianyuan.cn/article/270726.htm

  “芯片堆疊正成為現(xiàn)實(shí),AMD目前也在著手進(jìn)行中,”AMD資深研究員Bryan Black觀察今天的2.5D和3D封裝解決方案表示,“但為什么現(xiàn)在才發(fā)生?”他聲稱AMD大約在十年前就已經(jīng)解決了產(chǎn)能問(wèn)題了,而且即將在其所有產(chǎn)品系列中使用TSV技術(shù)。

  成本是首要原因,特別是以先進(jìn)制程節(jié)點(diǎn)制造大型芯片時(shí),由于產(chǎn)量減少,使得成本變得更高昂。“芯片整合也已經(jīng)耗盡能量了,”Black認(rèn)為,下一代制程節(jié)點(diǎn)的整體成本并不一定就會(huì)比較便宜。”

  

 

  圖3:電晶體成本的不確定性

  他的分析是,即使摩爾定律(Moore’s law)能夠?yàn)槊總€(gè)新制程節(jié)點(diǎn)帶來(lái)更多的電晶體,也不會(huì)是最適用的電晶體了,因?yàn)橹瞥涛⒖s將不再支援單一芯片上的不同功能,例如快速邏輯、低功耗邏輯、類比與快取等。

  因此,從邏輯上來(lái)看,工程師將會(huì)試著把大型單芯片分成專用的元件,最大限度地發(fā)揮新的和現(xiàn)有制程節(jié)點(diǎn)的價(jià)值,而僅透過(guò)2.5D與3D堆疊進(jìn)行重新整合。在他 看來(lái),IC整合將永遠(yuǎn)不會(huì)脫離中介層,相反地,矽中介層將會(huì)是未來(lái)的SoC關(guān)鍵介面,支援多種來(lái)源的3D元件,使其可依所需的步調(diào)擴(kuò)展各種功能。

  

 

  圖4:矽中介層將是未來(lái)的SoC介面。

  隨著堆疊芯片的成本降低,OEM將能夠善加利用芯片共享以取代軟IP授權(quán),購(gòu)買市場(chǎng)上最好的芯片,并加以組裝制作成自有的SoC。為了自行整合,大型OEM將樂意投資于OSAT或進(jìn)行封裝的代工廠。

  “在服務(wù)器領(lǐng)域,還有誰(shuí)比Google或Facebook更清楚他們需要的是什么?”Black指出,“這些公司并不希望被AMD或英特爾的硬體產(chǎn)品所束縛,但他們也不至于打造出更比公司更多創(chuàng)新,他們只需要增加自己的創(chuàng)新就夠了。”

  “因此,理想情況下,他們會(huì)希望市場(chǎng)上出現(xiàn)一款配備開放插槽的芯片,讓他們能創(chuàng)造自已想要的產(chǎn)品,”Black如此評(píng)論,同時(shí)也坦言曾經(jīng)與Goolge的工程師交換過(guò)意見。

  這種芯片級(jí)IP共享的愿景是:大型OEM可購(gòu)買來(lái)自不同廠商經(jīng)測(cè)試可用的芯片,以及管理自家的2.5D中介層插槽,在某些情況下甚至還可加入自家的ASIC于產(chǎn)品組合中,這一愿景與ATREG設(shè)想的垂直重新整合情景不謀而合。

  “現(xiàn)在正是商業(yè)模式改變的有利時(shí)機(jī)!”Black的結(jié)語(yǔ)似乎暗示著芯片供應(yīng)商更希望專注于銷售更多經(jīng)IP驗(yàn)證可用的分離式芯片,而非無(wú)法符合OEM期待的大型多功能整合芯片。


上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: 半導(dǎo)體 晶圓

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉