T/R組件波束控制測試方案設(shè)計(jì)

　　4設(shè)計(jì)實(shí)例

　　實(shí)驗(yàn)中，預(yù)設(shè)輸入信號通道16位，頻率范圍為0~40MHz，輸入電平范圍為-5~8V可調(diào)，輸出信號通道64位可選，這些能滿足大部分常規(guī)波控電路的測試要求。

　　4.1驅(qū)動電路

　　驅(qū)動電路選用Intersil公司的EL7457，該電路最大驅(qū)動能力可達(dá)到2A，4路輸入4路輸出，最高頻率可達(dá)到40MHz，輸出高電平范圍為-2~16.5V，輸出低電平范圍為-5~8V，完全滿足常規(guī)波控電路輸入要求。驅(qū)動電路原理如圖4所示，其中，R1~R4是串接的小電阻，用于減小輸出波形過沖，L和H為設(shè)置的輸出高、低電平值，這樣設(shè)計(jì)的好處是輸入高、低電平可調(diào)，且不影響輸入時(shí)序。

　　圖4驅(qū)動電路原理

　　4.2比較器

　　比較器選用Maxim公司推出的一款高速、低壓差比較器MAX901，可以雙電源供電，也可以單電源供電，輸出電壓可以根據(jù)用戶要求進(jìn)行設(shè)置。電路外圍設(shè)計(jì)如圖5所示。CHV為比較電壓設(shè)置，CH1~CH4為被測器件輸出端口，F(xiàn)CH1~FCH4為FPGA接收端口。通過設(shè)置MAX901比較電壓，可以測試器件不同電壓輸出時(shí)的邏輯功能。D1~D4的作用是指示，方便調(diào)試。

　　圖5比較器電路原理

　　4.3可編程部分

　　可編程器件選用Xilinx的一款低端產(chǎn)品XC3S50AN，這是因?yàn)闇y試中僅利用豐富的IO資源和向量存儲，沒有太高的要求，選用低端產(chǎn)品就足夠了。圖6所示為JTAG的配置，用于FPGA程序下載。電源模塊電路原理如圖7所示，只需兩種電源，內(nèi)核為1.2V，輔助電壓及端口電壓設(shè)置成3.3V.

　　圖6 JTAG配置

　　圖7電源模塊電路原理

　　時(shí)序仿真可以采用兩個(gè)可編程器件，一個(gè)用于數(shù)據(jù)發(fā)送及開關(guān)控制，另一個(gè)用于數(shù)據(jù)接收及功能判斷。圖8所示為數(shù)據(jù)發(fā)送FPGA的仿真波形，S為FPGA輸出開關(guān)控制信號;delay_sn，delay_clk，delay_clr三個(gè)信號為開關(guān)控制輸入信號，實(shí)現(xiàn)將串行數(shù)據(jù)并行輸出;P為FPGA輸出給被測器件的信號，由dutin_r，dutin_s，dutin_clk，dutin_clr，IN控制輸入?？梢钥闯?，用FPGA產(chǎn)生時(shí)序是比較理想的選擇。

　　圖8輸入時(shí)序仿真

　　圖9所示為數(shù)據(jù)接收FPGA仿真波形。CH接收存儲被測器件邏輯值，datain，dataclk，address用于設(shè)置理想邏輯值。PASS，F(xiàn)AIL為輸出狀態(tài)指示。

　　圖9功能判斷仿真

　　4.4測試結(jié)果

　　圖10所示為按本文方案制作的波控電路測試系統(tǒng)照片。左上圖為兩個(gè)FPGA，一個(gè)用于數(shù)據(jù)發(fā)送，一個(gè)用于數(shù)據(jù)接收判斷;右上圖為系統(tǒng)電源模塊，下圖為系統(tǒng)組合。該系統(tǒng)可實(shí)現(xiàn)16位以內(nèi)輸入，64位以內(nèi)輸出的常規(guī)波束控制電路的全參數(shù)測試。表2列出一款32位T/R組件波束控制電路實(shí)測結(jié)果。其中，比較器的比較電平設(shè)置為4.8V和0.2V，因此，輸出高電平≥4.8V，低電平≤0.2V.

　　圖10波控電路測試系統(tǒng)實(shí)物照片

　　表2測試結(jié)果

　　5結(jié)論

　　波束控制電路專用性強(qiáng)，輸入輸出接口較多，時(shí)序嚴(yán)格，邏輯功能復(fù)雜，其測試較為復(fù)雜。本文提出一種測試方案。該方案簡單，易于實(shí)現(xiàn)，充分利用FPGA豐富的IO資源及可編程特點(diǎn)，很好地解決了波束控制電路測試中的難點(diǎn)。同時(shí)，該方法易于實(shí)現(xiàn)常規(guī)波控電路測試系統(tǒng)的通用性，僅僅需要定義好測試系統(tǒng)轉(zhuǎn)接部分的輸入接口，以及編寫不同的發(fā)送和接收程序，便可實(shí)現(xiàn)常規(guī)波控電路的通用性。