基于AD9858寬帶雷達(dá)信號源的設(shè)計及應(yīng)用

　　現(xiàn)代雷達(dá)面臨著綜合性電子干擾、反輻射導(dǎo)彈、低空和超低空突防以及目標(biāo)隱身技術(shù)的等4大威脅，這就要求現(xiàn)代雷達(dá)具有反地物、抗積極和消極干擾、反隱身和自身生存的能力，其信號具有頻率捷變、波形參數(shù)捷變以及自適應(yīng)跳頻的能力。因此對雷達(dá)信號產(chǎn)生器提出了越來越高的要求，要求具有寬頻帶、高精度、高穩(wěn)定以及快速跳變的能力。隨著現(xiàn)代電子技術(shù)的發(fā)展，高性能直接數(shù)字合成DDS(Direct DigitalSynthesis)技術(shù)、數(shù)字信號處理DSP(Digital Signal Processing)技術(shù)及大規(guī)模可編程邏輯器件技術(shù)和電子計算機(jī)的應(yīng)用為此類問題的解決提供了一種新的途徑。AD9858是ADI公司推出的一款高性能，工作頻率高達(dá)1 GHz，雜散性能指標(biāo)更高于以前的產(chǎn)品，可方便快速地產(chǎn)生線性調(diào)頻、單頻脈沖及編碼調(diào)制信號。本文是在介紹DDS的基本原理的基礎(chǔ)上，利用DDS器件AD9858，并結(jié)合單片機(jī)+CPLD的設(shè)計方法實現(xiàn)寬帶雷達(dá)信號源。

　　1 DDS的基本原理

　　DDS技術(shù)是一種把一系列數(shù)字量形式的信號通過數(shù)字模擬轉(zhuǎn)換器DAC(digital analog converter)轉(zhuǎn)換成模擬量形式信號的合成技術(shù)。正弦輸出的DDS原理框圖如圖1所示。

　　相位累加器在A位頻率控制字FCW(Frequencv Control Word)的控制下，以參考時鐘頻率fc為采樣率，產(chǎn)生待合成信號相位的數(shù)字線性序列。將其高P位作為地址碼，通過查詢正弦表ROM，產(chǎn)生S位對應(yīng)信號波形的數(shù)字序列S(n)，再由數(shù)/模轉(zhuǎn)換器(DAC)將其轉(zhuǎn)化為階梯模擬電壓波形S(t)，最后由低通濾波器LPF平滑為正弦波輸。

　　頻率控制字FCW和時鐘頻率fc共同決定了DDS輸出信號的頻率f0，它們之間的關(guān)系滿足：

　　所以，在DDS結(jié)構(gòu)及fc確定的前提下，通過FCW的控制就可以方便地控制輸出頻率f0。其頻率分辨率為：

　　按照Naquist準(zhǔn)則，最高輸出頻率可達(dá)0.5fc。但考慮到實際低通濾波器的限制，最高輸出頻率一般為0.4fc。

　　由于DAC非線性作用的存在，使得查表所得的幅度序列從DAC的輸入到輸出要經(jīng)過一個非線性過程。于是就會產(chǎn)生輸出信號f0的諧波分量。又因為DDS是一個采樣系統(tǒng)，所以這些諧波會以fc周期搬移，即：

　　式中，k、m為任意整數(shù)。

　　它們落到Naquist帶寬內(nèi)就形成了有害的雜散頻率，頻率的位置可以確定，但幅度難以確定(其分布為sin(x)/x)。所以在工程設(shè)計過程中要充分考慮輸出頻帶，注意避免上述雜散分量落入其中，以此獲得較好的雜散指標(biāo)。

　　2 AD9858型DDS簡介

　　AD9858的工作頻率高達(dá)1 GHz，由于該芯片在時鐘輸入端提供有二分頻器，因而其外部時鐘最高可達(dá)2 GHz。和其他的高速DDS產(chǎn)品不同，AD9858內(nèi)部集成有1O位數(shù)模轉(zhuǎn)換器，其頻率分辨率(即頻率累加器位數(shù))為32位，可輸出高達(dá)400 MHz的信號。內(nèi)部集成的可編程快鎖充電泵(charge pump)和鑒頻器(phase frequency detector)使其非常適合于高速DDS和鎖相環(huán)結(jié)合應(yīng)用的場合。同時，它還提供有模擬混頻器，可適用DDS、PLL和混頻器相結(jié)合的應(yīng)用場合，能滿足設(shè)計者的低相位噪音、低虛假能量、快速頻率轉(zhuǎn)換和寬帶寬線性掃描的要求。此外，AD98 58的雜散抑制性能和諧波抑制性能也非常突出，當(dāng)輸出40 MHz信號時，±1 MHz帶寬內(nèi)的數(shù)模轉(zhuǎn)換SFDR為-87 dBc;輸出180 MHz信號時，±1 MHz帶寬內(nèi)的數(shù)模轉(zhuǎn)換SFDR為-84 dBc。因而其適合用在無線設(shè)備、軍事以及航空雷達(dá)的設(shè)計當(dāng)中。

　　圖2為該系統(tǒng)設(shè)計框圖。

　　AD9858的主要性能指標(biāo)如下：具有1千兆次/秒的采樣速率：具有高達(dá)2 GHz的輸入時鐘(可以2分頻);集成有10位D/A轉(zhuǎn)換器;內(nèi)含32位可編程頻率寄存器;帶有8位并行及SPI串行控制接口;自動頻率掃描功能;內(nèi)帶4套頻率寄存器;采用3.3 V低電源供電;采用100引腳EPAD-TQFP封裝：10)集成有2 GHz的混頻器。

　　AD9858的主要引腳包括數(shù)據(jù)線D7～DO、地址線ADDR5～ADDR0、參考時鐘輸入引腳(REFCLK)、DAC輸出(IOUT)、寄存器組選擇信號(PSO、PSl)、頻率更新引腳(FUD)、系統(tǒng)同步時鐘(sysclk)及復(fù)位信號(RESET)等。

　　AD9858的系統(tǒng)結(jié)構(gòu)共分3大塊：DDS核、模擬混頻器和數(shù)字鎖相環(huán)。DDS核可在數(shù)字域產(chǎn)生能夠表示正弦曲線的數(shù)字值。通過設(shè)置不同的工作模式，DDS核可通過幅相轉(zhuǎn)換器將這些正弦曲線值轉(zhuǎn)換為頻率、相位或調(diào)制成攜帶信息的信號。數(shù)字鎖相環(huán)則由數(shù)字相頻檢測器(PHD)驅(qū)動具有高速鎖存邏輯電路的電荷泵所組成。它與DDS核聯(lián)合使用可擴(kuò)大頻率合成的范圍。模擬混頻器采用差動輸入，其輸入級內(nèi)部采用直流偏差，外部采用交流匹配方式連接，輸出為中頻信號。

　　其內(nèi)部可用資源包括控制字寄存器CFR、步進(jìn)頻率轉(zhuǎn)換字寄存器DFTW和16位步進(jìn)頻率斜率字寄存器DFRRW以及4套相互獨立的工作組(Pro-fileO～3)。每個工作組包括1個頻率轉(zhuǎn)換字FWFT(32位)和相位偏移字POW(14位)寄存器。4個工作組之間由外部引腳PSO和PSl進(jìn)行切換，當(dāng)其中1套寄存器處于工作狀態(tài)時，允許用戶改變另外3套寄存器的值，從而獲得不同的頻率和相位偏移。其對應(yīng)關(guān)系見表l。

　　AD9858的操作模式有單邊帶、頻率掃描及全睡眠模式3種。常用模式為單邊帶和頻率掃描模式。無論AD9858工作在哪種工作模式，其相位的變換是連續(xù)的。

　　AD9858作為一個可編程DDS器件，其配置相對比較簡單，頻率調(diào)節(jié)字和控制字可以以并行方式或串行方式寫入。將數(shù)據(jù)寫入控制與工作有關(guān)的寄存器中就可以配置AD9858了。AD9858可配置為單邊帶、頻率掃描及全睡眠模式3種。為了節(jié)省功耗，可以通過編程使其進(jìn)入全休眠狀態(tài)。