新聞中心

EEPW首頁(yè) > EDA/PCB > 業(yè)界動(dòng)態(tài) > 利用CADENCEINCISIVEPALLADIUM仿真系統(tǒng)可將NVIDIA的驗(yàn)證時(shí)間縮短幾乎50%

利用CADENCEINCISIVEPALLADIUM仿真系統(tǒng)可將NVIDIA的驗(yàn)證時(shí)間縮短幾乎50%

作者:電子設(shè)計(jì)應(yīng)用 時(shí)間:2004-07-29 來(lái)源:電子設(shè)計(jì)應(yīng)用 收藏
設(shè)計(jì)系統(tǒng)公司(紐約證券交易所交易代碼:CDN)今日宣布

關(guān)鍵詞: Cadence

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉