新聞中心

詳解TTL和CMOS電平

作者: 時(shí)間:2015-05-14 來(lái)源:網(wǎng)絡(luò) 收藏

  什么是OC、OD?

本文引用地址:http://m.butianyuan.cn/article/274181.htm

  集電極開(kāi)路門(集電極開(kāi)路OC或漏極開(kāi)路OD)

  Open-Drain是漏極開(kāi)路輸出的意思,相當(dāng)于集電極開(kāi)路(Open-Collector)輸出,即中的集電極開(kāi)路(OC)輸出。一般用于線或、線與,也有的用于電流驅(qū)動(dòng)。

  Open-Drain是對(duì)MOS管而言,Open-Collector是對(duì)雙極型管而言,在用法上沒(méi)啥區(qū)別。

  開(kāi)漏形式的電路有以下幾個(gè)特點(diǎn):

  a.利用外部電路的驅(qū)動(dòng)能力,減少IC內(nèi)部的驅(qū)動(dòng)?;蝌?qū)動(dòng)比芯片電源電壓高的負(fù)載。

  b.可以將多個(gè)開(kāi)漏輸出的Pin,連接到一條線上。通過(guò)一只上拉電阻,在不增加任何器件的情況下,形成“與邏輯”關(guān)系。這也是I2C,SMBus等總線判斷總線占用狀態(tài)的原理。如果作為圖騰輸出必須接上拉電阻。接容性負(fù)載時(shí),下降延是芯片內(nèi)的晶體管,是有源驅(qū)動(dòng),速度較快;上升延是無(wú)源的外接電阻,速度慢。如果要求速度高電阻選擇要小,功耗會(huì)大。所以負(fù)載電阻的選擇要兼顧功耗和速度。

  c.可以利用改變上拉電源的電壓,改變傳輸電平。例如加上上拉電阻就可以提供/電平輸出等。

  d.開(kāi)漏Pin不連接外部的上拉電阻,則只能輸出低電平。一般來(lái)說(shuō),開(kāi)漏是用來(lái)連接不同電平的器件,匹配電平用的。

  正常的輸出級(jí)是上、下兩個(gè)管子,把上面的管子去掉就是OPEN-DRAIN了。這種輸出的主要目的有兩個(gè):電平轉(zhuǎn)換和線與。

  由于漏級(jí)開(kāi)路,所以后級(jí)電路必須接一上拉電阻,上拉電阻的電源電壓就可以決定輸出電平。這樣你就可以進(jìn)行任意電平的轉(zhuǎn)換了。

  線與功能主要用于有多個(gè)電路對(duì)同一信號(hào)進(jìn)行拉低操作的場(chǎng)合,如果本電路不想拉低,就輸出高電平,因?yàn)镺PEN-DRAIN上面的管子被拿掉,高電平是靠外接的上拉電阻實(shí)現(xiàn)的。(而正常的輸出級(jí),如果出現(xiàn)一個(gè)輸出為高另外一個(gè)為低時(shí),等于電源短路。)

  OPEN-DRAIN提供了靈活的輸出方式,但是也有其弱點(diǎn),就是帶來(lái)上升沿的延時(shí)。因?yàn)樯仙厥峭ㄟ^(guò)外接上拉無(wú)源電阻對(duì)負(fù)載充電,所以當(dāng)電阻選擇小時(shí)延時(shí)就小,但功耗大;反之延時(shí)大功耗小。所以如果對(duì)延時(shí)有要求,則建議用下降沿輸出。

電路相關(guān)文章:電路分析基礎(chǔ)


晶體管相關(guān)文章:晶體管工作原理


晶體管相關(guān)文章:晶體管原理
上拉電阻相關(guān)文章:上拉電阻原理

上一頁(yè) 1 2 3 4 下一頁(yè)

關(guān)鍵詞: TTL CMOS

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉