基于ARM核的ADμC7O26硬件系統(tǒng)開發(fā)及其在醫(yī)療儀器中的應(yīng)用

　　2.1晶振電路的設(shè)計

　　ADμC7026片上集成了一個32.768kHz晶振、一個時鐘分頻器和一個PLL(鎖相環(huán))。內(nèi)部的PLL能夠?qū)⒕д耦l率放大1376倍，即為系統(tǒng)提供一個穩(wěn)定的45MHz.為了降低系統(tǒng)功耗，可以通過軟件設(shè)置時鐘分頻器的控制寄存器PLLCON和POWCON將經(jīng)過PLL后輸出的45MHz降頻，最大可降低至352kHz，由于內(nèi)部晶振有±3%的誤差，因此，用戶可以選擇外接一個32.768kHz的晶振，通過軟件設(shè)置PLLCON值使用外部晶振，使系統(tǒng)的性能穩(wěn)定可靠。

　　圖3 晶振電路

　　2.2電源電路的設(shè)計

　　電源是系統(tǒng)可靠工作的保證，整個系統(tǒng)的外部電源輸入采用直流9V，系統(tǒng)的供電較為復(fù)雜，外接9V直流電源經(jīng)過以穩(wěn)壓集成塊7805為核心的直流電源轉(zhuǎn)變?yōu)?V直流電壓，再經(jīng)高精度、低壓差穩(wěn)壓芯片ADP3333轉(zhuǎn)為3.3V基準(zhǔn)電壓輸出給主電路供電及部分外圍電路。

　　圖4 電源電路的組成

　　2.3存儲器擴(kuò)展電路的設(shè)計

　　ADμC7026片上集成了62kB的Flash存儲器，8kB的SRAM，ADμC7026片上Flash存儲器能夠通過串行編程模式、JTAG編程模式或并行編程模式在系統(tǒng)中編程。為了提高系統(tǒng)的存儲能力，這里用兩片不同的存儲器擴(kuò)展了32kB×16的外部擴(kuò)展存儲器。CY7C1020CV33是一種高性能、低功耗CMOS靜態(tài)隨機(jī)存儲器，并且具有自動斷電功能。74INTl6373A是一個高性能、16位D型鎖存三態(tài)總線輸出的BiCMOS靜態(tài)隨機(jī)存儲器，其工作電壓為3.3V.

　　圖5 存儲器的擴(kuò)展

　　2.4模數(shù)轉(zhuǎn)換與數(shù)模轉(zhuǎn)換

　　ADμC7026片上集成了16通道12位逐次逼近型ADC，能夠在電源電壓為2.7～3.6V的范圍正常工作，在系統(tǒng)時鐘頻率為45MHz下的最高采樣率高達(dá)1MSPS.該ADC模塊提供一個高精度、低漂移的片上2.5V基準(zhǔn)電壓VREF，該電壓通過片上REFCON寄存器的軟件配置也能作為輸出，向外提供基準(zhǔn)參考源。ADμC7026片上還集成有4通道12位DAC.每個DAC都具有軌至軌的輸出電壓范圍，驅(qū)動能力可達(dá)100pF或者5kΩ，每個DAC也能通過軟件配置來選擇輸出范圍0至VREF(內(nèi)部基準(zhǔn)電壓)、0至DACref(外部基準(zhǔn)電壓)和0至AVDD，而DACref(的取值范圍是0V至AVDD.

　　2.5 RS-232接口電路和JTAG接口電路

　　該ADμC7026(U1)的端口P1.1置和P1.0通過連接線連接到RS-232接口電纜(JB的)。接口電纜另一端可以直接連接到PC串行端口完成所需的電平轉(zhuǎn)換，完成串行編程模式功能。20針的標(biāo)準(zhǔn)JTAG連接器連接到ULINK仿真器以實現(xiàn)Flash下載和片上調(diào)試。如圖6所示。

　　圖6 RS-232接口電路和JTAG接口電路

　　2.6復(fù)位、中斷、串行下載電路

　　提供一個復(fù)位按鈕允許用戶手動復(fù)位，按下S3時，該ADμC7026 RESET引腳將被拉到DGND實現(xiàn)系統(tǒng)復(fù)位操作。當(dāng)按下IRQ0的按鈕開關(guān)S4時使ADμC7026的P0.4/IRQ0拉為高電平，用來啟動一個外部中斷0.進(jìn)入串行下載模式，用戶必須按住串行下載按鈕S2使P0.0/BM低，同時按下和釋放復(fù)位按鈕。

　　圖7 復(fù)位，中斷、串行下載電路