飛利浦借2004國際電子器件會議力推領(lǐng)先的消費(fèi)半導(dǎo)體研發(fā)

在美國舊金山舉行的的美國電氣與電子工程師學(xué)會（IEEE）國際電子器件會議（IEDM）上，來自飛利浦的研發(fā)專家發(fā)表了17余篇關(guān)于尖端半導(dǎo)體研發(fā)的論文，詳細(xì)介紹了飛利浦與比利時微電子研究中心（IMEC）以及Crolles2聯(lián)盟（飛利浦、飛思卡爾半導(dǎo)體和ST微電子/意法半導(dǎo)體的合作聯(lián)盟）共同開展的研發(fā)項(xiàng)目。這些論文主要介紹65納米和45納米節(jié)點(diǎn)的CMOS工藝開發(fā), 以及90納米節(jié)點(diǎn)射頻CMOS創(chuàng)紀(jì)錄的性能。飛利浦首要的關(guān)注點(diǎn)是開發(fā)先進(jìn)的CMOS工藝，以滿足消費(fèi)產(chǎn)品應(yīng)用對經(jīng)濟(jì)量產(chǎn)的生產(chǎn)要求。

飛利浦半導(dǎo)體技術(shù)合作總經(jīng)理Fred van Roosmalen 表示：“如果不能以客戶要求的價格提供產(chǎn)品，即使擁有世界上最先進(jìn)的半導(dǎo)體工藝也毫無意義。在消費(fèi)電子領(lǐng)域，我們擁有豐富的經(jīng)驗(yàn)和資源，擁有世界級的研究基地和設(shè)施，同時與其他世界領(lǐng)先的半導(dǎo)體公司和研究機(jī)構(gòu)保持緊密合作，這為飛利浦提供了諸多優(yōu)勢，不斷開發(fā)新的硅解決方案，以滿足消費(fèi)電子產(chǎn)業(yè)對性價比的要求?！?

為推動Crolles2聯(lián)盟進(jìn)一步進(jìn)行工藝開發(fā)，飛利浦與IMEC在先進(jìn)的CMOS技術(shù)領(lǐng)域開展緊密合作。 這一尖端的研究協(xié)作是針對CMOS定標(biāo)帶來的嚴(yán)肅挑戰(zhàn)而開展的，使飛利浦繼續(xù)在半導(dǎo)體產(chǎn)業(yè)前沿中保持極具競爭力的領(lǐng)導(dǎo)地位。

正是由于半導(dǎo)體產(chǎn)業(yè)成功地驗(yàn)證了摩爾定律，即固定面積硅芯片上的晶體管的數(shù)量大約每兩年增長一倍這一推測成為現(xiàn)實(shí)， DVD播放機(jī)、數(shù)碼相機(jī)和手機(jī)等日用品的成本才得以降低，性能才得以提高。盡管采用與目前類似的技術(shù)應(yīng)該可以實(shí)現(xiàn)從90納米到65納米的過渡，但是，要達(dá)到ITRS技術(shù)藍(lán)圖中 45納米和32納米的目標(biāo)，半導(dǎo)體產(chǎn)業(yè)還是面臨著相當(dāng)大的挑戰(zhàn)。

通常，從一個CMOS技術(shù)節(jié)點(diǎn)過渡到下一個節(jié)點(diǎn)，所需的功耗會減少，但是，由于晶體管的閘極氧化層的厚度是與信道長度成正比的，如果氧化層的厚度僅及幾個原子的厚度，漏電問題可能反而增加所需功耗。此外，新材料的采用極大地提高了工藝的復(fù)雜性，比如采用高K電介質(zhì)克服閘極漏電，采用低K電介質(zhì)減弱互連電容，以及采用新的金屬替代多晶硅閘極。

因此，對于消費(fèi)電子產(chǎn)業(yè)的半導(dǎo)體公司而言，技術(shù)進(jìn)步始終與量產(chǎn)方法保持同步變得日益重要。除了強(qiáng)調(diào)領(lǐng)先的金屬和完全硅化閘極結(jié)構(gòu)研究外，飛利浦在IEDM上發(fā)表的許多論文還驗(yàn)證了將新材料或生產(chǎn)步驟對工藝復(fù)雜性和成本的影響最小化的方法。

另外一個新興半導(dǎo)體技術(shù)將發(fā)揮關(guān)鍵作用的重要領(lǐng)域是射頻應(yīng)用。節(jié)點(diǎn)為90納米時，CMOS晶體管能提供卓越的射頻性能，能夠在移動通信和無線網(wǎng)絡(luò)的某些領(lǐng)域與硅雙極解決方案抗衡。在今年的IEDM上，飛利浦發(fā)表了一篇論文，力推其90納米射頻CMOS工藝突破記錄的性能，同時還發(fā)表了關(guān)于新的金屬發(fā)射器SiGe:C HBTs的論文。SiGe:C HBTs能夠使成本經(jīng)濟(jì)的基于硅的收發(fā)器應(yīng)用于毫米波(大于30 GHz)無線應(yīng)用，還發(fā)表了關(guān)于利用新的基片分離技術(shù)改進(jìn)片上無源器件的射頻性能以及實(shí)現(xiàn)射頻MOSFET器件建模的新方法的論文。

以下是飛利浦和IMEC在IEDM上發(fā)表的全部論文：

基線CMOS相關(guān)論文

* 采用0.75NA 193納米光刻構(gòu)建包含高三閘極器件的0.314μm2 6T-SRAM 單元，用于45納米 節(jié)點(diǎn)應(yīng)用
* 75納米閘極長度不包含電容器的DRAM 單元，以及用于高密度嵌入式存儲器的16納米完全絕緣硅器件
* 通過摻雜掃描調(diào)節(jié)工作函數(shù)及用于小于45納米節(jié)點(diǎn)的CMOS的相關(guān)效應(yīng)鎳完全硅化閘極
* 45 納米物理閘極長度器件上的SPER 和 FUSI閘極產(chǎn)生的用于PMOS晶體管的非擴(kuò)散接面和超暈輪效應(yīng)
* 超薄閘極氧化層PMOSFET中的NBTI 的“On-the-fly”功能
* PRETCH：片上實(shí)現(xiàn)高K/金屬閘極和多重氧化的新方法
* 用于65納米技術(shù)節(jié)點(diǎn)的可延展工業(yè)300納米BEOL 集成演示
* 在多孔低K互聯(lián)中集成ALD TaN Barriers，用于45納米節(jié)點(diǎn)及更小節(jié)點(diǎn)的；緩解電子散射效應(yīng)的解決方案
* 用于一般和低功率應(yīng)用的常規(guī) 45納米CMOS 節(jié)點(diǎn)低成本平臺
* SON (Silicon-On-Nothing) 技術(shù) CMOS平臺：高性能器件和 SRAM 單元
* 用于新型CMOS 器件架構(gòu)的新的基于動態(tài)單元的性能指標(biāo)
* 用于65納米CMOS 高性能低功耗平臺的閘極棧優(yōu)化
* 包含薄型SiON 驅(qū)動 1150μA/μm 和10nA/μm開路的45納米金屬閘極nMOSFET
* 前置放大超淺型接面中的電子鈍化/惰性化和硼擴(kuò)散：間歇傳輸和F Co-Implant 控制

注：以上論文涉及到的研究，部分投資來自于歐盟的IST NANOCMOS項(xiàng)目（歐盟優(yōu)先開展的信息社會技術(shù)領(lǐng)域的綜合項(xiàng)目），部分來自MEDEA+架構(gòu)。

射頻相關(guān)論文

* 金屬發(fā)射器SiGe:C HBTs
* 用于減少硅基片損耗的新型低成本熱穩(wěn)定過程： 實(shí)現(xiàn)大量硅技術(shù)的頻率極限方法
* 支線不均勻MOS 器件的電容建模