基于MPC850的四路MPEG-4視頻監(jiān)控系統(tǒng)的設計實現(xiàn)

摘    要：本文介紹了基于PowerPC內核的嵌入式通信控制器芯片MPC850和MPEG-4數(shù)字視頻壓縮芯片IME6400，并利用這些芯片設計并實現(xiàn)了一種新型的MPEG-4數(shù)字視頻監(jiān)控系統(tǒng)。
關鍵詞：嵌入式系統(tǒng)；MPC850；IME6400；硬件開發(fā)平臺
概述
本文采用MPEG-4編碼芯片IME6400實現(xiàn)了嵌入式MPEG-4音視頻編碼，并應用于實際的監(jiān)控系統(tǒng)。該方案克服了傳統(tǒng)的視頻監(jiān)控系統(tǒng)的不足，既可以用于本地存儲，還可以通過光纖網(wǎng)絡和以太網(wǎng)用于遠程監(jiān)控。系統(tǒng)的總體設計如圖1所示。

MPEG-4視頻壓縮模塊設計
MPEG-4視頻壓縮模塊設計如圖2所示。下面對設計框圖進行詳細說明：
1. 四片BT829B完成PAL制式的視頻A/D采樣，四片PCM1801分別完成音頻A/D采樣。
2. IME6400從BT829B接收CCIR-601接口的視頻數(shù)據(jù)，從PCM1801接收I2S的A/D采樣數(shù)據(jù)，并對每路音視頻信號進行獨立的MPEG-4壓縮編碼。
3. CPU的片選信號控制打開哪一個數(shù)據(jù)通道。
4. IME6400的HOST接口地址、數(shù)據(jù)總線經(jīng)驅動后和MPC850相連；
5. 音頻的I2S時鐘由晶體電路產(chǎn)生。
6. 四輸入與門7421確保當四個片選有一個有效時就打開數(shù)據(jù)通道。

IME6400的設計
IME6400的VIDEO接口支持CCIR-601 16bit接口，最大水平、垂直方向可達2048個象素。本系統(tǒng)中視頻A/D采樣由BT829B來完成，VIDEO接口時鐘由BT829B的CLKX1提供。音頻A/D采樣由PCM1801完成。這是一個5V供電，可支持多速率16位A/D編碼的音頻采樣芯片。模擬音視頻信號的數(shù)據(jù)采樣率可以編程設置。
IME6400的外部HOST接口用來傳輸編碼后的數(shù)據(jù)流，有四種模式。它們由一個MODE引腳來決定。本設計選用的模式為：Synchronous Burst Type1，MODE[1:0] pin = 2’b 01。
HOST接口的時鐘可以由MCLK或者FRD提供。由USEOCK的值來決定。本設計中，USEOCK=1，F(xiàn)RD被用作內部的時鐘源。這個27MHz的時鐘源由主控板提供。
如果用內部引導的ROM，IME6400就不需要外部的ROM，但在外部引導模式，它需要一個ROM接口。外部的ROM最大可達4M。本設計EXTBOOT用跳線控制用外部或是內部的ROM引導。本設計外部ROM選用28C256，為256K、5V供電。MCLK的27MHz時鐘由主控板提供。
IME6400的I2C接口只支持主模式，不支持從模式。如果用27MHz作為主時鐘，IME6400支持從41Hz到1.6875MHz的接口速率。
為了壓縮視頻和音頻數(shù)據(jù)并且存儲編碼流，需要用外部的SDRAM。大小與要壓縮的圖像大小和模式有關。本設計選用的SDRAM為2MX32。IME6400可以訪問的外部SDRAM最大可以到2Gbits。目前設計選用的大小為11行8列地址。
SDRAM的時鐘是的MCLK時鐘三倍或者四倍，由DIV34的值決定。本設計中，MCLK時鐘是27MHz，選三倍MCLK時鐘，所以SDRAM時鐘為81MHz。

MPC850通信接口的設計
MPC850(以下簡稱850)通信控制器芯片基于PowerPC內核，以RISC的體系結構為基礎，集成了32位微處理器和多種外設接口，具有強大的通信和網(wǎng)絡協(xié)議處理能力。
本系統(tǒng)利用850強大的通信能力，配合適當?shù)慕涌谛酒?，實現(xiàn)了兩個光口和兩個以太網(wǎng)口，并且用FPGA實現(xiàn)了外掛最多四個硬盤的能力，如圖3所示。在這個模塊的設計中，主要有以下幾個關鍵點。
850產(chǎn)生IP178A的復位
IP178A的復位信號由850控制，用引腳850-PD[8]。初始化時需要復位，復位時間必須大于1ms；如果需要改變IP178A的配置，做完配置后，也需要復位，同樣復位時間必須大于1ms。
850改變IP178A配置的控制
改變IP178A的配置通過燒寫93C46后重新復位IP178A完成。93C46的前面有2個CD4053，用來選擇是IP178A還是850對93C46進行讀寫操作，選擇信號由850的850-PD[3](下拉)控制。平時850-PD[3]輸出高阻或低電平，此時93C46由IP178A控制。改變IP178A的配置前，在850-PD[3]上輸出高電平，此時93C46由850控制，做完讀寫操作后，850控制850-PD[3]輸出高阻或低電平，93C46交還給IP178A控制。對IP178A進行復位后，新配置即生效。
850對93C46進行重配置
讀寫由可編程引腳850-PD[4：7]實現(xiàn)。850-PD[4：7]分別對應PD[4]<->EESK、PD[5]<->EEDI、PD[6]<->EECS和PD[7]<->EEDO。
850對IME6400的操作
讀取壓縮數(shù)據(jù)時用突發(fā)方式，4個NFULL[3：0]信號直接輸入到850的4個IRQ[3：0]；4個IME 6400的4個READY[3：0]信號先進FPGA，由FPGA產(chǎn)生READY信號給850的TA，可以方便地控制時序。IME6400對于FIRMWARE的下載有2種方式，通過引腳P236 (EXTBOOT)上跳線開關可以選擇，高電平H選擇從外部28C256啟動，低電平L 選擇從850啟動。
850與IP178A的連接
850的以太網(wǎng)口經(jīng)LXT905接以太網(wǎng)交換芯片IP178A的PORT2、兩個電口(port3、port4)和兩個光口(port6、port7)。850通過燒寫93C46后重新復位IP178A來改變IP178A的配置。

系統(tǒng)測試及優(yōu)點
該系統(tǒng)樣機已經(jīng)參加了多次安防產(chǎn)品的競標，和同類產(chǎn)品相比，該系統(tǒng)具有更突出的優(yōu)點。
應用硬件芯片做MPEG-4壓縮和嵌入式系統(tǒng)使監(jiān)控系統(tǒng)性能大大提高，表現(xiàn)在：
1. 錄像和預覽同樣清晰，圖像格式均可以實現(xiàn)D1，全動態(tài)碼率最大控制在200Mb/小時。
2. 壓縮速度更快，實時流播放時，無滯后延遲。因為是硬件壓縮，所以速度較軟件壓縮和用DSP方式的系統(tǒng)更快，更符合當前監(jiān)控市場的要求。
3. 壓縮數(shù)據(jù)的讀取通過采用突發(fā)方式，提高了讀取速度，為嵌入式CPU的采用提供了條件。并且使網(wǎng)絡傳輸更流暢、更穩(wěn)定。

結語
本文通過對MPC850和IME6400芯片的分析介紹，針對商業(yè)用途，設計并實現(xiàn)了一種嵌入式MPEG-4視頻監(jiān)控系統(tǒng)。本方案適用于光纖、以太網(wǎng)等多種信息網(wǎng)絡進行視頻監(jiān)控?！?/p>

參考文獻
1 Y. Pourmohammadi, K. Asrar Haghighi, A. Kaheel, H.M. Alnuweiri, S.T. Vuong; On the Design of a QoS-aware MPEG-4 Multimedia Server , IST2001.
2 R. Talluri, "Error-Resilient Video Coding in the ISO MPEG-4 Standard", IEEE communications   Magazine, Vol. 36 No. 6, June 1998, pp. 112-119.