ST公布下一代低功耗45nm CMOS設(shè)計(jì)平臺(tái)

　　意法半導(dǎo)體公布了該公司的45nm (0.045微米) CMOS設(shè)計(jì)平臺(tái)，在這個(gè)平臺(tái)上，客戶可以為低功耗的無(wú)線和便攜通信應(yīng)用設(shè)備開(kāi)發(fā)下一代系統(tǒng)芯片(SoC)產(chǎn)品。

　　與采用65nm技術(shù)的設(shè)計(jì)相比，ST的低功耗創(chuàng)新工藝結(jié)合多個(gè)閾值晶體管，將芯片面積縮減一半。同時(shí)，新工藝將處理速度提高了20%，在正常工作模式下，泄漏電流降低二分之一，在保持模式下，泄漏電流降低到幾分之一。后一項(xiàng)將給便攜產(chǎn)品的設(shè)計(jì)人員帶來(lái)巨大的好處，因?yàn)殡姵仉娏康氖褂脮r(shí)間是便攜產(chǎn)品設(shè)計(jì)需要考慮的一個(gè)重要的因素。

　　ST在完成一個(gè)高集成度的45nm SoC 演示芯片的設(shè)計(jì)或流片時(shí)使用了這個(gè)最先進(jìn)的45nm低功耗CMOS平臺(tái)。這個(gè)芯片設(shè)計(jì)包含一個(gè)先進(jìn)的雙核CPU系統(tǒng)和相關(guān)的存儲(chǔ)器分層結(jié)構(gòu)，采用了在45nm工藝節(jié)點(diǎn)上將高性能和低功耗合二為一所需的復(fù)雜的低功耗方法。  

　　新的低功耗設(shè)計(jì)平臺(tái)充分利用了45nm工藝技術(shù)的多功能和模塊化特點(diǎn)，該平臺(tái)是在法國(guó)格勒諾布爾近郊Crolles的ST研發(fā)中心開(kāi)出來(lái)發(fā)的，并在Crolles2聯(lián)盟的300mm晶圓制造廠接受了產(chǎn)品驗(yàn)證。

　　“提前使用低功耗的45nm CMOS技術(shù)對(duì)于市場(chǎng)領(lǐng)先的制造廠商開(kāi)發(fā)新的無(wú)線和便攜消費(fèi)電子產(chǎn)品特別是下一代的3G和4G手持多媒體終端至關(guān)重要，” 意法半導(dǎo)體制造和技術(shù)研發(fā)執(zhí)行副總裁Laurent Bosson表示，“在ST的低功耗45nm CMOS平臺(tái)上開(kāi)發(fā)的芯片能夠讓應(yīng)用設(shè)計(jì)具有極高的性能同時(shí)還有很低的功耗。”

　　與其它的準(zhǔn)備部署的45nm設(shè)計(jì)平臺(tái)一樣，ST的低功耗45nm工藝含有進(jìn)行高密度和高性能設(shè)計(jì)所需的全部先進(jìn)模塊。這些重要模塊包括：蝕刻最重要圖形層的193nm浸沒(méi)式光刻技術(shù)、潛溝道隔離及晶體管應(yīng)力技術(shù)、先進(jìn)的采用毫秒退火方法的結(jié)工程、超低K的內(nèi)部銅層電介材料、準(zhǔn)許降低互連線電容的技術(shù)。此外，還有兩個(gè)單元庫(kù)：一個(gè)是為高性能優(yōu)化的，另一個(gè)是為低功耗優(yōu)化的?？傊撈脚_(tái)為設(shè)計(jì)人員提供了豐富的設(shè)計(jì)選擇。

　　通過(guò)與Cadence、Mentor Graphics、Synopsys和Magma等主要EDA廠商的研發(fā)部門合作，ST的45nm設(shè)計(jì)平臺(tái)受到業(yè)內(nèi)主要的CAD工具的全面支持，由于開(kāi)發(fā)環(huán)境是技術(shù)人員熟悉的工業(yè)標(biāo)準(zhǔn)工具，ST的客戶可以立即著手設(shè)計(jì)先進(jìn)的系統(tǒng)芯片解決方案。