圓片級(jí)封裝的一些基本原則

　　圓片級(jí)封裝(WLP)和圓片級(jí)芯片尺寸封裝(WL-CSP)是同一概念，它們表示在電路封裝完成后，仍以圓片形式存在。它們可用于有源IC和無(wú)源元件的封裝。同其它封裝一樣，WLP必須為芯片提供導(dǎo)熱和電氣通道，還要為芯片提供合適的機(jī)械和環(huán)境保護(hù)。同樣重要的是WLP還必須與標(biāo)準(zhǔn)的表面安裝技術(shù)(SMT)兼容。

　　1  器件與應(yīng)用

　　圓片級(jí)封裝產(chǎn)品正以驚人的速度增長(zhǎng)。預(yù)計(jì)到2005年，其平均年遞增率(CAGR)可達(dá)210％。拉動(dòng)這種增長(zhǎng)的器件是集成電路、無(wú)源元件、高性能存貯器和引腳數(shù)量少的器件，如閃存／EEPROM、高速DRAM、SRAM、LCD驅(qū)動(dòng)器、射頻器件、邏輯器件、電池組電源管理器件及模擬器件( 電壓調(diào)整器、溫度傳感器、控制器、運(yùn)算放大器、功率放大器等)。這些器件支撐移動(dòng)電話、存儲(chǔ)器件、PDA、筆記本電腦、數(shù)字視頻控制器及通信網(wǎng)絡(luò)等終端應(yīng)用。

　　在分析一種圓片是否適合于WLP時(shí)，圓片上的器件尺寸、焊盤數(shù)量、以及希望的節(jié)距等必須聯(lián)系起來(lái)考慮，才能確認(rèn)在芯片表面是否有足夠的面積來(lái)分布所需的互連。這是因?yàn)椋簣A片級(jí)封裝需要采用與"扇出"布線相反的"扇人"布線方式(如圖1所示)，芯片的邊緣就是圓片級(jí)封裝電路的邊界。

　　相反，CSP(比IC大，不超過(guò)20％)可使用扇人和扇出布線兩種方式，有時(shí)還可在橫向或縱向增添焊球

　　和CSP相同，當(dāng)前圓片級(jí)封裝采用與SMT兼容的0．8mm、0．75mm、0．65mm和0．5mm節(jié)距。圖2示出了這四種節(jié)距與器件尺寸和I/O數(shù)量的關(guān)系。該圖近似地表明當(dāng)節(jié)距從0．5mm至0．8mm變化時(shí)，IC表面能否支撐一個(gè)給定的I/O數(shù)。圖中僅為近似值，設(shè)計(jì)者可利用公共I/O末減少電路與線路板間的互連數(shù)。隨著0．5mm節(jié)距新標(biāo)準(zhǔn)(隨后將是0．4mm節(jié)距)的出現(xiàn)，將會(huì)有更多類型的器件采用圓片級(jí)封裝。因?yàn)楣?jié)距減小時(shí)，可以分布更多的互連。

　　味著器件不足以支撐給定節(jié)距的全部I/O。公共I/O可以合并，以減少I／O數(shù)。該圖可用來(lái)簡(jiǎn)單地估計(jì)"扇人"能力

　　2 WLP工藝

　　Atmel、Bourns、加利福尼亞微器件、達(dá)拉斯半導(dǎo)體、仙童、富士通、日立、國(guó)際整流器、Maxim、Micro、三菱、國(guó)家半導(dǎo)體、日本電氣、沖電氣、菲利普、ST微電子、德克薩斯儀器及Xicor等廠商推出了不同型式的WLP產(chǎn)品。所有這些產(chǎn)品的封裝工藝可分成三種基本工藝類型(表1)。

　　薄膜再分布WL-CSP-E藝是當(dāng)今使用最普遍的工藝。因?yàn)樗某杀据^低，非常適合大批量、便攜式產(chǎn)品板級(jí)應(yīng)用可靠性標(biāo)準(zhǔn)的要求。

　　目前正在開(kāi)發(fā)適合于更省I／O數(shù)器件的下一代WLP工藝。因?yàn)楸∧ぴ俜植脊に囍鲗?dǎo)著當(dāng)今市場(chǎng)，所以我們有必要仔細(xì)考察這類WL-CSP的現(xiàn)有設(shè)計(jì)和工藝。

　　3  薄膜再分布WL-CSP

　　如同其它的WLP一樣，薄膜再分布WL-CSP的圓片仍采用常規(guī)圓片工藝制作。在圓片送交WLP供貨商之前，要對(duì)圓片進(jìn)行測(cè)試，以便對(duì)電路進(jìn)行分類和繪出合格電路的圓片圖。圓片在再分布之前，先要對(duì)器件的布局進(jìn)行評(píng)估，以確認(rèn)該圓片是否適合于進(jìn)行焊球再分布。

　　當(dāng)初次評(píng)估一種圓片級(jí)封裝工藝時(shí)，對(duì)于器件工程師來(lái)說(shuō)，典型的辦法是選取一種現(xiàn)有的引線鍵合器件來(lái)進(jìn)行WLP轉(zhuǎn)換。這一策略可為評(píng)估和轉(zhuǎn)換的確認(rèn)提供最快的途徑。但是，引線鍵合的I／O焊盤通常排布得過(guò)于靠近，以致于不能安放焊球。即使可在現(xiàn)有的I／O焊盤上放置焊球，但焊球的分布不可能是最佳的，因而不能獲得最好的可靠性。

　　再分布工藝就是在器件表面重新布置I／O焊盤。圖3示出了引線鍵合閃速存儲(chǔ)器上再分布的情形。從圖上可見(jiàn)，閃速存儲(chǔ)器芯片的兩個(gè)短邊上的原有焊盤轉(zhuǎn)換成了凸點(diǎn)陣列。在此實(shí)例中，器件表面使用了兩層介質(zhì)層，中間夾有的一層再分布金屬化層用于改變I／O的分布。在這工序之后，安裝上焊料球(見(jiàn)圖4)，于是芯片就變成了WLP產(chǎn)品。

　　將引線鍵合焊盤設(shè)計(jì)再分布成焊球陣列焊盤的缺點(diǎn)是：生產(chǎn)的WLP產(chǎn)品在器件設(shè)計(jì)、結(jié)構(gòu)或制造成本方面不可能是最佳時(shí)。但是，一旦證明其技術(shù)上可行，那么就可對(duì)這種電路重新設(shè)計(jì)，于是就可以消除外加再分布。這種情況已成共識(shí)。為此，特別定義了一種雙相判定程序。下一代的變化可能是在芯片最后金屬層內(nèi)集成再分布層，或者是一種用以改進(jìn)性能的最短信號(hào)線的新設(shè)計(jì)。 

    重新設(shè)計(jì)可能需要補(bǔ)充新的軟件工具。由于重新設(shè)計(jì)可消除外加的再分布工序和相關(guān)工藝，因此，重新設(shè)計(jì)的信號(hào)、電源和接地線的結(jié)構(gòu)非常低廉。比較一下圖4中所示的兩種WLP結(jié)構(gòu)。第一種示出的是較為復(fù)雜的薄膜再分布的截面第二種是把焊球直接安裝在芯片I／O焊盤頂部的設(shè)計(jì)。第二種WLP被定義為單層聚合物WLP。聚合物用于硅片平坦化，對(duì)芯片提供必要的保護(hù)，以及用作標(biāo)準(zhǔn)的表面涂敷。對(duì)于薄膜再分布WLP來(lái)說(shuō)，后一種方法不失為一種成本--效益更佳的設(shè)計(jì)。

　　如果一種器件是以WLP和引線鍵合封裝兩種形式供貨，把這種器件重新設(shè)計(jì)成非再分布結(jié)構(gòu)是一種例外。在這種情況下，外加再分布工藝仍將必要，因?yàn)橹钡綀A片制作好還不能確定封裝類型。

　　WLP的最終結(jié)構(gòu)取決于IC的要求及其應(yīng)用情況。例如，設(shè)計(jì)高性能存儲(chǔ)器要求WIJ遵守總的電容規(guī)范。在這種情況下，為了使最終互連結(jié)構(gòu)增加的電容量盡可能少，必須把焊料凸點(diǎn)置于再分布介質(zhì)層表面，并且，在這種結(jié)構(gòu)中必須使用低介電常數(shù)材料。在第二種實(shí)例中，最終金屬層中的布線可能非常強(qiáng)，甚至其間距小到了可靠性要求的最小設(shè)計(jì)規(guī)則以下。因此，封裝制造廠家推薦增加介質(zhì)層數(shù)以使結(jié)構(gòu)穩(wěn)定。

　　當(dāng)前，如同 有許多產(chǎn)品類型一樣，也有許多互連方案。造成這種現(xiàn)象的原因是WLP技術(shù)還是新技術(shù)，以及缺乏內(nèi)部的和工業(yè)化設(shè)計(jì)的標(biāo)準(zhǔn)。這就要求ⅢM和封裝制造廠家相互密切聯(lián)系，理解對(duì)方的規(guī)范和設(shè)計(jì)規(guī)則，以便生產(chǎn)出性能／價(jià)格比最佳的產(chǎn)品。

　　4 WLP制造考慮

　　4．1 焊球節(jié)距與直徑

　　焊料連接可靠性與焊料體積有關(guān)，增加焊料高度和直徑可延長(zhǎng)疲勞壽命。對(duì)于0．75~0．80mm節(jié)距的IC來(lái)說(shuō)，典型的焊球直徑為0．5mm。當(dāng)節(jié)距接近0．5mm時(shí)，焊球尺寸可以減少至0．30~0．35mm。這類結(jié)構(gòu)通常使用預(yù)成型焊球。尺寸≤0．25mm的焊料連接，要采用別的連接方式，因?yàn)轭A(yù)成型焊球的成本尚無(wú)競(jìng)爭(zhēng)力。

　　4．2合金類型

　　目前，共晶Sn／Pb焊料是WLP應(yīng)用最廣的合金。市場(chǎng)還可買到其它合金，包括在電源應(yīng)用中使用的高Pb(95Pb／Sn)合金；用于對(duì)。粒子敏感產(chǎn)品或"綠色"環(huán)保產(chǎn)品的無(wú)鉛合金。

　　4．3布線性能及專門特性

　　WLP上布線情況取決于封裝制造者的設(shè)計(jì)規(guī)則。對(duì)于非阻抗匹配布線來(lái)說(shuō)，通常將線條和間隔特征最大化并避免90