新聞中心

EEPW首頁(yè) > 測(cè)試測(cè)量 > 設(shè)計(jì)應(yīng)用 > 高速數(shù)據(jù)采集系統(tǒng)在基于A(yíng)RM動(dòng)態(tài)稱(chēng)重系統(tǒng)中的應(yīng)用

高速數(shù)據(jù)采集系統(tǒng)在基于A(yíng)RM動(dòng)態(tài)稱(chēng)重系統(tǒng)中的應(yīng)用

——
作者: 時(shí)間:2007-12-04 來(lái)源: 收藏

  引言

  隨著經(jīng)濟(jì)的不斷發(fā)展和各地物流業(yè)的不斷擴(kuò)大。有些人為了追求更高的局部利益,往往會(huì)擅自改裝運(yùn)輸工具,增大車(chē)載量,從而導(dǎo)致超載現(xiàn)象屢見(jiàn)不鮮。根據(jù)“四次方原則”,車(chē)輛超載給我國(guó)的公路,橋梁等交通基礎(chǔ)設(shè)施帶來(lái)了極大的破壞力。

  動(dòng)態(tài)稱(chēng)重系統(tǒng)能夠在車(chē)輛行駛過(guò)程中得知其重量,該系統(tǒng)由于不會(huì)給交通帶來(lái)堵塞而受到各交通部門(mén)的青睞。由于動(dòng)態(tài)稱(chēng)重過(guò)程中得到的信號(hào)是短歷程、非平穩(wěn)信號(hào),信號(hào)中混雜了很多于攏信號(hào)。因此,為了凈化信號(hào),本設(shè)計(jì)引入了小波分析去噪和神經(jīng)網(wǎng)絡(luò)等新型算法,但這些算法計(jì)算量大的缺點(diǎn)嚴(yán)重影響到系統(tǒng)的運(yùn)行效率,即系統(tǒng)只有等整個(gè)算法運(yùn)行完后,才能開(kāi)始新一輪的。為此,目前一些動(dòng)態(tài)稱(chēng)重系統(tǒng)使用多來(lái)解決這個(gè)問(wèn)題,但這又增加了系統(tǒng)靈活性和復(fù)雜性,而且成本也會(huì)提高。

  為了解決上述問(wèn)題.本文設(shè)計(jì)了一個(gè)基于CPLD的通道,以配合動(dòng)態(tài)稱(chēng)重系統(tǒng)完成對(duì)動(dòng)態(tài)稱(chēng)重信號(hào)的。

  1 系統(tǒng)結(jié)構(gòu)

  本動(dòng)態(tài)稱(chēng)重系統(tǒng)的結(jié)構(gòu)框圖如圖1所示。圖中,稱(chēng)重傳感器將壓力變換成電信號(hào),并經(jīng)放大濾波電路后送入ADC進(jìn)行模數(shù)轉(zhuǎn)換,然后將數(shù)字信號(hào)寫(xiě)入到CPLD中的一存儲(chǔ)體中。該存儲(chǔ)體存滿(mǎn)后,CPLD將向處理器申請(qǐng)DMA傳輸,同時(shí)將新AD值寫(xiě)入到另一存儲(chǔ)體中。本動(dòng)態(tài)稱(chēng)重系統(tǒng)采用S3C44B0X處理器,并將處理器內(nèi)部ZDMA設(shè)置為全服務(wù)模式(whole service mode)。當(dāng)DMA結(jié)束時(shí),系統(tǒng)將輸出清零信號(hào)以將當(dāng)前讀的CPLD存儲(chǔ)體清空。

  

  2 系統(tǒng)設(shè)計(jì)

  2.1 放大電路的設(shè)計(jì)

  選用CS-l型稱(chēng)重傳感器主要是因?yàn)樵搨鞲衅骶€(xiàn)性度好,重復(fù)性好,具有自動(dòng)復(fù)位和抗偏抗伸能力,而且安裝使用方便,互換性好。

  本系統(tǒng)采用鉸鏈?zhǔn)椒Q(chēng)重平臺(tái)。為了使平臺(tái)更穩(wěn)定設(shè)計(jì)時(shí)采用兩個(gè)傳感器來(lái)支撐載荷,兩傳感器輸出的信號(hào)分別經(jīng)儀表放大器放大和濾波,然后再疊加并經(jīng)濾波電路送給ADC電路。

  由于A(yíng)DC芯片MAX120為差分輸入,故可將其中一路信號(hào)反相后,再送入ADC電路,這樣便可實(shí)現(xiàn)兩路信號(hào)的疊加。

  2.2 ADC電路的設(shè)計(jì)

  MAX120是集采樣保持電路和精密電源電路于一體的12位ADC,它的轉(zhuǎn)換時(shí)間是1.6μs,采樣率是500 ksps,內(nèi)外采樣模式可選。

  本系統(tǒng)的采樣速率為100 kbps,MAX120工作在模式5,即連續(xù)轉(zhuǎn)換模式,圖2是其連續(xù)轉(zhuǎn)換的ADC電路。在該模式下,MAX120每14個(gè)時(shí)鐘完成一次轉(zhuǎn)換,所以要求輸入時(shí)鐘為1.4 MHz,該時(shí)鐘可由處理器輸出的時(shí)鐘經(jīng)CPLD分頻得到。

  

  本電路使用內(nèi)部精密參考電源。傳感器的信號(hào)經(jīng)濾波放大后送到MAX120,再經(jīng)內(nèi)部采樣保持電路后便開(kāi)始轉(zhuǎn)換,然后經(jīng)14個(gè)時(shí)鐘周期后完成一次轉(zhuǎn)換,此時(shí)INT/BUSY變?yōu)榈碗娖?,并由D0~D12送出轉(zhuǎn)換后的數(shù)字信號(hào),并一直保持到下一次轉(zhuǎn)換結(jié)束。圖3是MAX120在模式5下的時(shí)序。該電路用INT/BUSY作為串行時(shí)鐘,并利用其下降沿將轉(zhuǎn)換后的數(shù)據(jù)打入CPLD中的存儲(chǔ)體。

  

  2.3 CPLD模塊設(shè)計(jì)

  EDA技術(shù)的快速發(fā)展使FPGA/CPLD的片上資源越來(lái)越豐富,尤其是其高速性能和片上RAM,使其特別適用于數(shù)據(jù)采集的設(shè)計(jì)。本設(shè)計(jì)選用Altera公司的FLEX10K30E器件.該器件含有8個(gè)EAB(嵌入式陣列),每個(gè)EAB能夠提供4K位存儲(chǔ)位,每個(gè)EAB都有雙口RAM實(shí)現(xiàn)能力:芯片可提供30000邏輯門(mén);門(mén)級(jí)延時(shí)僅6.5 ns。本系統(tǒng)中的CPLD設(shè)計(jì)主要包含地址發(fā)生器、雙端口RAM、控制邏輯等,其功能框圖如圖4所示。

  系統(tǒng)上電后,ADC一直處于連續(xù)轉(zhuǎn)換模式。為了對(duì)軸重的全程信號(hào)(車(chē)輪上稱(chēng)重板到離開(kāi)稱(chēng)重板的檢測(cè)信號(hào))進(jìn)行記錄,CPLD模塊內(nèi)部設(shè)計(jì)有一比較器??僧?dāng)重量達(dá)到一定值時(shí)(認(rèn)為有效軸重),打開(kāi)與門(mén)以開(kāi)始將AD值存儲(chǔ)存儲(chǔ)體中;而當(dāng)AD值低于有效軸重時(shí),認(rèn)為是車(chē)輪離開(kāi)稱(chēng)重板,此時(shí)將關(guān)閉與門(mén)并產(chǎn)生DMA請(qǐng)求,以請(qǐng)求將數(shù)據(jù)取走。

  為了進(jìn)一步提高數(shù)據(jù)存取的效率,設(shè)計(jì)中采用了換體存儲(chǔ)技術(shù),即將2 K字的存儲(chǔ)器分為兩個(gè)存儲(chǔ)體I和II,I的地址為0x000~0x3FF,II的地址為0x400~0x7FF,它們均設(shè)計(jì)為雙口RAM。分為兩個(gè)存儲(chǔ)體的好處是在向I寫(xiě)數(shù)據(jù)時(shí).處理器可以同時(shí)從II讀取數(shù)據(jù),反之亦然,這樣便可提高數(shù)據(jù)的訪(fǎng)問(wèn)效率,同時(shí)可簡(jiǎn)化雙口RAM的設(shè)計(jì)難度(如單元的讀寫(xiě)不再會(huì)產(chǎn)生沖突)。

  系統(tǒng)中的地址發(fā)生器是10位的加法計(jì)數(shù)器,它以MAX120的轉(zhuǎn)換信號(hào)INT/BUSY作為計(jì)數(shù)脈沖,其計(jì)數(shù)值可作為存儲(chǔ)體的地址,并在A(yíng)D轉(zhuǎn)換完后由計(jì)數(shù)器產(chǎn)生一新單元地址,同時(shí)將AD值鎖存到數(shù)據(jù)緩沖中,并將數(shù)據(jù)存儲(chǔ)到該存儲(chǔ)單元中。當(dāng)?shù)刂钒l(fā)生器地址越界時(shí)(存儲(chǔ)體I或II滿(mǎn)),系統(tǒng)便向處理器發(fā)出DMA請(qǐng)求。

  DMA處理結(jié)束后,由處理器產(chǎn)生DMA結(jié)束中斷。在中斷程序中,由軟件將源地址設(shè)為另一存儲(chǔ)體的地址,并激活清0信號(hào)CLR,以將剛讀過(guò)的存儲(chǔ)體清0,以便在下次DMA請(qǐng)求時(shí)傳輸另一存儲(chǔ)體的數(shù)據(jù)。需要說(shuō)明的是本系統(tǒng)中的處理器心須在10 ms內(nèi)響應(yīng)DMA操作,否則,存儲(chǔ)體中的數(shù)據(jù)可能被破壞。

  3 結(jié)束語(yǔ)

  在高速數(shù)據(jù)采集電路中用CPLD來(lái)實(shí)現(xiàn)數(shù)據(jù)換體存儲(chǔ)及一些復(fù)雜的時(shí)序邏輯功能,可使電路大大簡(jiǎn)化;同時(shí)與處理器配合并采用DMA數(shù)據(jù)傳輸方式可提高系統(tǒng)的運(yùn)行效率。事實(shí)上,本系統(tǒng)是針對(duì)動(dòng)態(tài)穩(wěn)重系統(tǒng)而設(shè)計(jì)的數(shù)據(jù)在采集電路,具有一定的通用性。

稱(chēng)重傳感器相關(guān)文章:稱(chēng)重傳感器原理


評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉