測(cè)試設(shè)計(jì)的新語言CTL(04-100)

　　CTL基ATE

　　Agilent 公司的設(shè)計(jì)與測(cè)試之間接口標(biāo)準(zhǔn)化為加速IC產(chǎn)品開發(fā)提供一種最好的機(jī)會(huì)。

　　2001年，Agilent和Syopsys公司結(jié)成戰(zhàn)略聯(lián)盟，意圖在于加快EDA-aware ATE和ATE-aware EDA.STIL的上市時(shí)間和降低測(cè)試成本。用CTL和其他CTL擴(kuò)展版本為此提供實(shí)現(xiàn)機(jī)構(gòu)。

　　Agilent 公司附加到SmartTest Program Generator 上的CTL Browser，使得單步測(cè)試程序生成流能直接接受核或SoC級(jí)CTL碼并直接輸出可下載的Agilent 93000 SOC Series 二進(jìn)制文件(見圖2)。

　　CTL給出SmartTest Program Generator具有分析來自測(cè)試聯(lián)系的設(shè)計(jì)能力。例如，測(cè)試工程技術(shù)人員現(xiàn)在具有了解如下的能力：用BIST或任選功能向量測(cè)試哪些核，哪些核共享一個(gè)專門的掃描鏈或哪些頂級(jí)I/O引腳連接到哪些內(nèi)部核I/O引腳。這種對(duì)CTL的支持，使測(cè)試工程技術(shù)人員有能力使基于已有但從前未知信息基礎(chǔ)上的測(cè)試程序最佳化。