新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 測試設(shè)計(jì)的新語言CTL(04-100)

測試設(shè)計(jì)的新語言CTL(04-100)

—— 測試設(shè)計(jì)的新語言CTL
作者: 時(shí)間:2008-04-01 來源:電子產(chǎn)品世界 收藏

  標(biāo)準(zhǔn)測試接口語言

本文引用地址:http://m.butianyuan.cn/article/81045.htm

  標(biāo)準(zhǔn)測試接口語言()是1999年3月通過的,它是一個廣泛的行業(yè)標(biāo)準(zhǔn),開始的意圖是從設(shè)計(jì)到制造整個期間使測試和測試設(shè)計(jì)(DFT)信息有明確和完整的通信。標(biāo)準(zhǔn)包括幾個擴(kuò)展版本,有些已獲通過,有些正在開發(fā)改變階段。

  通常,工程技術(shù)人員所談?wù)摰?a class="contentlabel" href="http://m.butianyuan.cn/news/listbylabel/label/STIL">STIL是指IEEE1450 .0,此擴(kuò)展版本規(guī)定用于自動測試圖形產(chǎn)生(ATPG)工具到測試程序圖形產(chǎn)生工具傳輸向量和定時(shí)信息的標(biāo)準(zhǔn)數(shù)據(jù)格式。

  在STIL通過時(shí),業(yè)內(nèi)已經(jīng)有成熟的基于向量語言(如波形產(chǎn)生器語言WGL)的方案。STIL比已有的方案具有更有效的表示法。然而,在此語言中沒有足夠重要的新性能迫使可能的用戶改變他們已有的基礎(chǔ)結(jié)構(gòu)。

  盡管,此方案已存在一段時(shí)間,但一個完整、無縫STIL基DFT方案至今不能使用。沒有一個完整方案和一個迫使改變的原因,則采用它是慢速的。

  然而,隨著公司認(rèn)識到STIL擴(kuò)展型具有上市快、節(jié)省測試成本的顯著特點(diǎn),其支持的呼聲增高。EDA、ATE和測試程序產(chǎn)生工具公司響應(yīng)IP核和供應(yīng)商采用新標(biāo)準(zhǔn)基產(chǎn)品對STIL增長興趣的呼聲。隨著STIL擴(kuò)展型所具有的上市快、低測試成本的具體實(shí)現(xiàn),圍繞這些標(biāo)準(zhǔn)的市場繼續(xù)建立。下面詳述具有擴(kuò)展型之一的P1450.6。

  基方案

  IEEEP1450.6(核測試語言)是STIL的一個擴(kuò)展型,它為描述IP核和測試信息生存標(biāo)準(zhǔn)格式。

  是針對SOCDFT的軟件語言??捎肅TL捕獲測試器件系統(tǒng)中每個IP核所需的所有數(shù)據(jù)。CTL使測試相關(guān)信息在核供應(yīng)商和與SoC測試有關(guān)的系統(tǒng)集成商中能明確通信。假若成功,則CTL和其他STIL擴(kuò)展型一起將極大地使SoC的IP核和IP核測試再用變?nèi)菀住?/p>

  CTL所描繪設(shè)計(jì)信息如下:

  Environment{
   CTL mode-1{
   //Mode Setup Seauence
   //Structures
   //Patterns Andtheirinfo
            }
    }

  上述語言是CTL中設(shè)計(jì)配置中的分塊表示。這些配置稱之為測試模式。

  為了處理不同設(shè)計(jì)的需求,語言采用指令序列,用STIL語法建立測試模式。對于每個測試模式,CTL提供適用的結(jié)構(gòu)信息,設(shè)計(jì)終端的特性、測試應(yīng)用相關(guān)的連通和測試圖形。用CTL提供的關(guān)于核的測試信息,可以再用于與核有關(guān)的測試圖形,在SoC上執(zhí)行所有必須的DFT、ATPG和失效仿真操作以及完成測試呈現(xiàn)在核中的SoC邏輯。

  CTL設(shè)計(jì)成允許采用的任何DET和測試方法??紤]到核的所有可能的集成情況,其語言必須完全描述每個已知的DFT概念和測試方法。這種通用性可使語言有很多其他應(yīng)用。


上一頁 1 2 3 4 下一頁

關(guān)鍵詞: STIL SoC CTL

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉