英特爾高級院士馬博：誰能影響摩爾定律

　　Mark T. Bohr(馬博)：英特爾高級院士，技術與制造事業(yè)部工藝架構(gòu)與集成部門總監(jiān)。1978 年加盟英特爾，曾負責開發(fā)：英特爾首次推出的 CMOS 技術、全球首項 CMOS DRAM 技術、英特爾首項 BiCMOS 技術，以及新近推出的采用應變硅晶體管以及銅和低 K互連技術的90nm和65nm技術；目前領導開發(fā)英特爾45nm技術。

　　馬博在伊利諾伊大學香檳分校獲得工業(yè)工程學士和電氣工程碩士學位。他于2003年獲得 IEEE 安德魯·格魯夫獎，2005 年當選美國國家工程學院院士。馬博在集成電路工藝領域擁有 31 項專利。

　　1997年，美國計算學會(ACM)為紀念成立50周年，邀請了圖靈獎獲得者等20位計算權威預測未來50年的計算，并集結(jié)成《超越計算：未來50年的電腦》一書，因為對未來的展望是對歷史最好的紀念。

　　今年是集成電路發(fā)明50周年。4月3日，英特爾半導體工藝領域首位高級院士馬博在上海舉辦的英特爾信息技術峰會上接受了本報記者的獨家專訪。我們希望通過對半導體工業(yè)未來面臨的挑戰(zhàn)和機遇的探討，來紀念過去50年來集成電路對電子工業(yè)乃至整個人類社會做出的貢獻。

　　摩爾定律邁過一坎兒

　　記者：半導體公司都在積極地探索HkMG(高k材料和金屬柵極材料)，英特爾找到合適的HkHG的過程，是像牛頓從蘋果落地而發(fā)現(xiàn)萬有引力定律那樣靈機一動，還是像愛迪生尋找合適的燈絲材料那樣經(jīng)過無數(shù)次試驗？

　　馬博：和愛迪生的經(jīng)歷更為相似。我們多年來系統(tǒng)地測試了各種各樣的材料，并且將試驗工作和理論工作相結(jié)合，以確定最佳的HkMG。

　　記者：經(jīng)過了多少次試驗，數(shù)千次？

　　馬博：我不知道是否能給出確切數(shù)字?；蛟S不到一千種，但可以確定地說，至少研究了上百種不同的材料或材料組合。

　　記者：英特爾2007年在45nm工藝上引入HkMG，是CMOS工藝40年來最重要的革命。的確，無論是重啟了晶體管體積縮小的進程，還是為未來數(shù)代加工工藝的實現(xiàn)掃清了障礙，HkMG都有重要的意義。你如何看HkMG對半導體工業(yè)的價值？

　　馬博：我認為HkMG晶體管的發(fā)明對半導體工業(yè)具有巨大價值。若沒有此項發(fā)明，按照摩爾定律，行業(yè)發(fā)展即使不會陷于停滯，發(fā)展速度也會大大降低?，F(xiàn)在我們正處在一個開發(fā)新材料、新結(jié)構(gòu)至關重要的時期，如同縮小物理尺寸一樣重要。

　　記者：HkMG縮小的是晶體管柵極絕緣層的厚度，而非投影面積。請問HkMG對芯片集成度是否有直接的貢獻？

　　馬博：水平尺度主要是受光刻技術能力的制約。但是，HkMG技術的確能提供更好的性能和顯著降低漏電流，這對于將更多的晶體管集成到芯片上是至關重要的。可以說是間接提高了集成度。

　　記者：隨著線寬的縮小，工藝的生命周期也在不斷變短，請問HkMG最終能夠有效支持的線寬是多少？

　　馬博：我們認為尺寸還可以縮小到35nm、25nm。至于進一步超過這一水平，我想還需要新的發(fā)明。但HkMG至少有助于縮小45nm之后至少兩代的尺寸。

　　記者：之后呢？

　　馬博：我們的研究部門在繼續(xù)探索45nm之后可能出現(xiàn)的各種晶體管，例如薄膜晶體管，或者采用多種半導體相結(jié)合的晶體管。我們還沒有做出決定和對外宣布將采用何種新型晶體管。

　　光刻技術的變遷

　　記者：光刻技術應該是左右制造工藝升級換代的主要因素，據(jù)報道193nm浸沒式光刻技術能夠保證45nm和32nm制造技術的實現(xiàn)。請問其繼任者157nm光刻技術能支持哪幾代工藝？

　　馬博：對于32nm技術，我們的確對關鍵層采用了193nm浸沒式光刻技術。浸沒式光刻技術在分辨率上有顯著提高，盡管這種光刻技術價格更為昂貴。同時我們認為浸沒式光刻技術可以沿用到32nm之后的22nm。再往下，大家過去曾探索過157nm波長，但由于與157nm波長兼容的光源和透鏡實現(xiàn)起來十分困難，已被半導體行業(yè)所放棄。行業(yè)現(xiàn)在主要關注的是130nm極紫外(EUV)光刻技術，將其視作193nm浸沒式光刻技術最有可能的后繼技術。

　　記者：光源的波長決定了光刻工藝，目前，45nm工藝使用的是波長為193nm的準分子激光ArF。我們知道，目前科學儀器中分辨率最高或者說波長最短的是基于德布羅意波的電子顯微鏡等電子束儀器。請問這類電子束技術在未來光刻技術中的應用價值？

　　馬博：電子束光刻技術一直被認為是一種備選方案，因為它能實現(xiàn)非常小的外形尺寸，但電子束光刻技術的問題是，它是一種非常慢的技術，也許不適合大規(guī)模制造，所以英特爾并不認為目前電子束是一種可用于制造工藝的現(xiàn)實選擇。

　　記者：2001年的諾貝爾物理獎頒給了玻色-愛因斯坦凝聚方面的研究，而這種研究將使波長極短的原子激光器成為可能，請問未來原子激光器在光刻領域的應用前景？

　　馬博：我對這種技術并不十分熟悉，不過毫無疑問，半導體行業(yè)對任何高強度、短波長的光源都十分感興趣。波長為130nm的EUV仍是下一步最有可能被采用的技術，在這之后我們還可能尋求更短的波長。但我現(xiàn)在不能確定具體是何種技術。

　　記者：在過去的50年中，硅片上的引線線寬不斷變窄，但引線材料變化卻很小——只是從鋁升級到銅。請問銅互連技術最終能支持的線寬是多少？而下一代的碳納米管引線技術能否用平面工藝實現(xiàn)？

　　馬博：顯然，銅引線材料仍然是一種十分實用的技術，我們相信它可以縮小到20nm。然而在如此微小的尺度下，引線的電阻率會急劇升高，所以我們的研究部門正在探索碳納米管等替代材料。不過目前碳納米管在技術上仍面臨著兩大挑戰(zhàn)：其中之一是如何恰到好處地在襯底上的恰當位置形成碳納米管，以及制作碳納米管之間的連接電路，同時還要確保低電阻。盡管存在技術挑戰(zhàn)，但我們?nèi)匀婚_展了積極的研究。

　　不應忽視的封裝與測試

　　記者：在SoC的趨勢下，當前，將邏輯電路與模擬電路、射頻電路集成在一起會有多大挑戰(zhàn)？

　　馬博：這是可以實現(xiàn)的，當然會出現(xiàn)一些問題和復雜情況。但這樣做不一定最佳。我們應當始終牢記真正的目標，即：將所有功能集成到盡可能小的尺寸內(nèi)。這不一定意味著要將不同部件集成到同一個管芯上，兩個管芯并列或者堆疊起來的芯片或許尺寸同樣小，但卻更加易于制造。

　　記者：50年來平面工藝一直是集成電路的標準工藝，現(xiàn)在已經(jīng)有了堆疊式的立體封裝技術，請問在前道上引入立體工藝有多大價值？

　　馬博：我個人對在工藝流程中將晶體管層堆疊起來持懷疑態(tài)度，因為向不同層面的晶體管提供電源是個十分復雜的問題，而且還要在運行過程中實現(xiàn)不同層面晶體管的散熱。所以我個人認為這在最近的將來還不太可能出現(xiàn)。當然芯片的堆疊在封裝中已經(jīng)實現(xiàn)，并且我們將繼續(xù)采用這一技術。

　　記者：通常大家都很關注制造技術升級帶來的挑戰(zhàn)，卻容易忽視伴隨晶體管數(shù)量增加和芯片結(jié)構(gòu)復雜化對測試技術帶來的嚴峻挑戰(zhàn)。你是如何看待這個問題的？

　　馬博：的確，測試復雜的大規(guī)模處理器在技術上是一項困難的挑戰(zhàn)。不過我們解決該問題的手段之一是在處理器芯片上安裝一些自測試電路。所以處理器可自行進行內(nèi)部測試，而無需完全依賴外部測試。所以這一困難是可以控制的。

　　記者：現(xiàn)在的芯片測試主要與頻率和溫度相關，即在給定的時鐘頻率和溫度范圍內(nèi)測試芯片邏輯是否正常，但卻很難對芯片做基于時間的壓力測試。但是，隨著線寬的進一步變窄，在長期高溫環(huán)境下，材料的缺陷和引線金屬原子的遷移引發(fā)的故障幾率將大大增加，那么，以往模擬芯片所關心的時間漂移問題現(xiàn)象，是否會在邏輯芯片上出現(xiàn)？

　　馬博：這在理論上是可能的，但是我們在開發(fā)階段進行了廣泛的長期測試，使得我們開發(fā)的技術可實現(xiàn)長久的可靠性。我們只有在證明電路和工藝具備良好的長期可靠性時，才會發(fā)售相關產(chǎn)品。

　　記者：在線寬越來越窄的情況下如何解決長期可靠性的問題？

　　馬博：在這種情況下，某些可靠性問題的確不斷加劇。但我們借助新型材料，通過廣泛的測試，來確保更窄的線寬在預期的工作年限和電壓范圍內(nèi)保持可靠性。

　　半導體市場門檻

　　記者：2002年底，英特爾當時的CTO基辛格在接受我采訪時表示，如果一個半導體廠商每年在應用技術上的投資不足10億美元，那么，它已經(jīng)跟不上摩爾定律的步伐了。事實上，當時只有英特爾、TSMC(臺積電)、三星、UMC(聯(lián)華電子)、IBM、ST(意法半導體)這6家廠商的投資超過10億美元。到了2005年，他又告訴我，這一門檻已經(jīng)提高到15億美元。請問現(xiàn)在的門檻有多高？跟上摩爾定律的廠商數(shù)目是增加了還是減少了？

　　馬博：基辛格說得對。跟上摩爾定律需要大量投資，而且投資門檻也提高了。我并不是英特爾的財務專家，所以無法斷言今天的市場進入門檻究竟有多高，但的確價格不菲。而且我相信正是由于這樣高的門檻，更多的公司將在跟上摩爾定律的競爭中被淘汰。

　　記者：有沒有一個大概的數(shù)字？

　　馬博：這個問題有點復雜，因為有些公司試圖組成聯(lián)盟。這或許是整合資源的一種合理模式。比如，IBM、AMD和三星在邏輯技術方面組成聯(lián)盟。這樣或許能整合多家公司的財力，以便跟上摩爾定律的步伐。我的觀點是，這一模式或許有助于解決資金緊張的問題，但是如何使多家合作伙伴就怎樣開發(fā)一項特定技術達成共識仍是一個復雜的問題。因此，盡管他們或許能籌集足夠的投資，但要達成共識并著手開發(fā)工作，或許要花更長的時間。因而公司聯(lián)盟是否能成為一種行之有效的模式，目前還難以斷言。

　　記者：作為全球最大的半導體廠商，英特爾工廠規(guī)模也應是最大的，能否透露一下英特爾現(xiàn)在有多少個Fab(工廠)。但隨著大直徑晶圓對產(chǎn)能的提升，以及Fab投資費用攀升帶來的壓力，英特爾 Fab數(shù)量會不會逐步減少，你認為，合理的數(shù)目應該是多少？

　　馬博：我沒有掌握相關數(shù)字，但我們不斷建立新的Fab，或者在某些情況下改造老的Fab以適應新技術。就我們的45nm工藝而言，我們有兩個生產(chǎn)芯片的大型Fab，一個在俄勒岡州，另一個在亞利桑那州。我們正在以色列建一個全新的Fab，這將成為第三個。第四個將落戶新墨西哥州，是由現(xiàn)有的90nm工藝升級到45nm工藝而成。到今年年底，我們將有四家工廠采用45nm技術。

　　記者：建設一個新的Fab，比如采用32nm技術，需要多長時間？

　　馬博：這取決于多方面的因素。比如在一個原先沒有Fab的地點新建，花的時間要長一些。還取決于當?shù)爻邪逃卸嗌俳ㄔO經(jīng)驗。不過我想，位于亞利桑那州與其他兩個較老的Fab比鄰的Fab 32建設的過程非常快，只是我不記得具體用了多長時間。

　　芯片廠商的核心競爭力

　　記者：通常，軟件可以有多種實現(xiàn)方式，比如說，6＝1＋5，也可以2＋4，或者3＋3。而半導體的制造就沒有那么幸運了，眾多的知識產(chǎn)權就像布滿地雷的地帶，其他廠商既無法繞行又很難穿行。除了生產(chǎn)設施上的財富較量之外，知識產(chǎn)權的壁壘作用是否也構(gòu)成了半導體制造上的競爭力？

　　馬博：英特爾和包括一些競爭對手在內(nèi)的許多公司簽訂了專利交叉許可協(xié)議，以確保我們都能正常開展業(yè)務，而不是把大量的金錢都花在互相打官司上。所以交叉許可有助于最大限度地減少專利權爭議。不過也有些公司不愿或不能和我們進行專利交叉許可，所以專利權問題對它們或許構(gòu)成了一種障礙。但是絕大部分公司都學會了如何規(guī)避這一問題，因為大家都持有數(shù)量彼此相當?shù)膶＠?，那么最好的辦法也許是互相交換專利許可。

　　記者： 基辛格還表示，未來半導體的競爭將會是英特爾這樣對產(chǎn)品設計和制造過程同時進行優(yōu)化的商業(yè)模式和像TSMC那樣用標準的制造過程為不同公司制造不同產(chǎn)品的商業(yè)模式之間的比賽。在90nm引入上，F(xiàn)oundry(標準工藝制造商)和Fabless(無生產(chǎn)線芯片制造商)已經(jīng)落后于英特爾這樣的IDM(集成器件制造商)。經(jīng)過65nm，現(xiàn)在到了45nm，這兩種模式之間目前的差距有多大？

　　馬博：顯然，兩種模式差別顯著。但我想這兩種模式是服務于不同市場和不同用途的。Foundry模式適于企業(yè)規(guī)模較小、產(chǎn)量不大、難以自行開發(fā)工藝技術的公司。我想對于這些公司而言，這種模式是非常成功的。然而對于英特爾而言，由于我們產(chǎn)量高，開發(fā)自己的工藝技術就顯得十分必要。而且這也給我們帶來了特定的優(yōu)勢，因為我們能夠更好地將工藝和產(chǎn)品設計相匹配，實現(xiàn)最優(yōu)化。這也使得英特爾能以比其他公司更快的步伐推出新產(chǎn)品。

　　記者：隨著工藝技術的發(fā)展，兩種模式之間的差距是否越拉越遠？

　　馬博：我想英特爾在開發(fā)任何技術節(jié)點方面已經(jīng)大幅度領先TSMC。不過他們?nèi)允且患页錾墓?。他們雄心勃勃，并且將繼續(xù)取得進步。但我想他們不太可能在產(chǎn)品出貨量、縮小產(chǎn)品尺寸和類似HkMG的技術創(chuàng)新方面趕上英特爾。

　　記者：隨著制造工藝不斷變窄，可選的技術路徑是否會越來越少？

　　馬博：我想可以肯定的是，隨著尺寸變小，好的解決方案會越來越少。半導體行業(yè)將會不約而同地采用少數(shù)幾種解決方案來實現(xiàn)先進的技術。即使是在今天，對于65nm技術而言，我們和我們的主要競爭對手之間并不存在太大不同。我們都采用銅引線材料、低K絕緣材料，以及十分相似的晶體管結(jié)構(gòu)。所以我想公司之間的不同之處會越來越少，不同的解決方案會越來越少。不過不可避免的是，少數(shù)優(yōu)勝者將會嶄露頭角。

　　摩爾定律與半導體路線圖

　　記者：在ITRS(國際半導體技術路線圖)最新公布的半導體工藝路線圖中，從45nm、32nm、22nm直到16nm，線寬每3年更新一次，而且45nm工藝是在2010年引入。為什么從引入的時間點和更新周期上都與英特爾以兩年為周期的Tick-Tock策略有很大的差異？

　　馬博：在1995年之前，英特爾和業(yè)內(nèi)其他公司一樣，每三年推出新一代制造技術。但在1995年，隨著我們的0.35μm技術的推出，英特爾開始加快推出新技術的步伐。英特爾將兩代技術之間的周期縮短到兩年。并且我們將繼續(xù)每兩年推出新一代技術。其他一些公司曾和英特爾一樣，實現(xiàn)了每兩年推出新技術的步伐，不過后來似乎又放慢步伐，回到每三年一代的周期。ITRS的路線圖反映了業(yè)界的某種共識，反映了其他公司的看法，但卻不一定反映英特爾的看法。

　　記者：半導體線寬的升級周期由摩爾定律來決定，但升級的幅度是誰來決定的，比如說未來從45nm升級到32nm，為什么不是35nm或者30nm呢？

　　馬博：我不得不率先承認，我們的45nm技術并非在任何維度上剛好都是45nm。在某些維度上尺寸更小，比如柵極的長度僅為35nm，而在其他維度上則可能大于45nm。不過似乎英特爾和業(yè)界其他公司針對每一代技術采用了一套通用的命名法，所以我們都用90nm、65nm以及目前的45nm來表示各代技術。盡管如此，并非所有的公司都采用這種名義尺寸。所以可以說，并非所有45nm都是相同的，某些公司的尺寸定義可能更為寬松。不過這套通用的命名法反映的是每一代大約比上一代減少0.7×的尺寸，只是常常選用整十或者整五的數(shù)字來近似地表示而已。

　　記者：我們能從ITRS公布的路線圖看的最遠的就是2022年的11nm工藝。請問這是摩爾定律速度上的拐點，還是半導體工藝的極限？

　　馬博：或許我們能預見到未來兩代技術的情況，但如果再遠一些，就很難斷言何種技術是可以實現(xiàn)的。我希望今后幾年內(nèi)我們能預見到11nm一代以及之后的情形，但目前來說，如何才能實現(xiàn)11nm甚至更先進的技術還很不明朗。

　　來自極限的挑戰(zhàn)

　　記者：你會如何回答“挑戰(zhàn)與機會：未來五十年的半導體技術”這個問題？

　　馬博：挑戰(zhàn)之一是我們終將達到電子的尺度。問題是我們是否仍將采用基于電子的電路，還是采用非基于電子的器件，例如自旋電子學，這是擺在我們面前的一個主要問題。另一大挑戰(zhàn)是，當芯片集成了數(shù)十億個晶體管時，如何在功耗有限的情況下運行如此之多的晶體管。

　　記者：錢成不成問題？

　　馬博：好的產(chǎn)品總能找到足夠的資金。

　　記者：量子效應、光刻技術、電子級硅材料純度、制造工藝一致性、超純試劑等都應該是影響摩爾定律的因素。請問最終是哪個因素阻礙了半導體工藝的發(fā)展，還是說上述諸多因素綜合影響的結(jié)果？

　　馬博：我不認為任何個別因素會單獨起制約作用。我認為是多種因素的結(jié)合將制約我們。

　　記者：哪個因素最重要？

　　馬博：這很難說，因為我們目前還沒有達到極限。許多尺寸因素在十年前被認為是極限，但事實證明，我們已繞過了這些“極限”。最近例子之一便是柵極氧化物，二氧化硅達到了極限，但我們卻找到了替代物高k材料。

　　記者：我們知道知識產(chǎn)權對半導體廠商至關重要。量子計算和生物計算與半導體技術相去甚遠，那么，半導體產(chǎn)業(yè)投入巨大財力和智力積累的知識產(chǎn)權，豈不浪費了？

　　馬博：半導體的知識產(chǎn)權本來就是有一定時效性的，專利最終會過期失效。我想半導體技術和其他替代技術之間的過渡期會延續(xù)許多年，所以我一點也不覺得投資于半導體知識產(chǎn)權是一種浪費。將來半導體技術可能得到其他技術的強化，或者作為其他技術的補充，但我相信，半導體技術將始終是計算解決方案的一部分。