基于FPGA的USB2.0控制器設(shè)計

　　在視頻存儲和圖像寬帶領(lǐng)域中，經(jīng)常遇到實時高速數(shù)據(jù)傳輸?shù)囊蟆?000年4月，由Intel、Microsoft、NEC、Compaq、Lucent、Phillips等公司共同制訂的USB2.0（Universal Serial Bus）傳輸協(xié)議，其速度遠(yuǎn)遠(yuǎn)超過了目前使用IEEE1394接口進(jìn)行視頻傳輸?shù)?00Mbps，達(dá)到了480Mbps；而且具有即插即用的PnP（Plug And Play）、可進(jìn)行菊花鏈?zhǔn)降募壜?lián)（通過USB HUB進(jìn)行外圍擴展）、可串連多達(dá)127個USB設(shè)備等優(yōu)點。應(yīng)用該協(xié)議可支持實時語音、音頻和視頻數(shù)據(jù)的傳輸。

　　本文針對高速數(shù)據(jù)傳輸需求，根據(jù)USB2.0的協(xié)議規(guī)范，利用VHDL語言實現(xiàn)符合該協(xié)議的功能控制器，在視頻壓解系統(tǒng)中使數(shù)據(jù)在PC與外設(shè)之間高速傳輸。如圖1所示由視頻A/D采集的原始視頻數(shù)據(jù)，在Philips公司生產(chǎn)的TM1300專用視頻處理器中壓縮后，通過USB控制器送至PC機。PC機的整個通過USB控制器傳輸?shù)絋M1300，解壓后發(fā)送至視頻D/A。

　　1 控制器結(jié)構(gòu)原理

　　USB2.0控制器結(jié)構(gòu)框圖如圖2所示。控制器主要由兩個部分組成，其一為與外設(shè)的接口，另一個是內(nèi)部協(xié)議層邏輯PL（Protocol Layer）。內(nèi)部存儲器仲裁器實現(xiàn)對內(nèi)部DMA和外部總線對存儲器訪問之間的仲裁。PL則實現(xiàn)USB的數(shù)據(jù)I/O和控制。

　　接口有三種：一種是與微控制器之間的功能接口；一種是與單口同步靜態(tài)存儲器（SSRAM）之間的接口；另外一種是與物理層之間的接口。這里符合UTMI（USB Transceiver Macrocell Interface）規(guī)范定義。

　　2 控制器實現(xiàn)

　　控制器接口的信號框圖如圖3所示。存儲器采用標(biāo)準(zhǔn)的單口SRAM，其信號接口由32位數(shù)據(jù)線SRAM_DATA、15位地址線SRAM_ADDR及讀寫信號（SRAM_WE和SRAM_RD）組成，系統(tǒng)所需SRAM的容量為2 15×32bit=128KB。

　　而與微控制器之間的接口信號包括32位數(shù)據(jù)線DATA、18位地址線ADDR以及DMA請求和響應(yīng)信號（DMA_REQ和DMA_ACK）。由于要支持到128KB，需要17位地址線，另外還需要一根地址線來選通SSRAM和USB控制器內(nèi)部的寄存器，總共需要18根地址線addr[17:0]。定義如下：

　　USB_RF_SEL <= ！addr[17]；

　　USB_MEM_SEL <=addr[17];

　　第18位地址addr[17]為高時選擇緩沖存儲器，否則選擇內(nèi)部寄存器。地址addr[16:2]直接用于存儲器SSRAM的地址。

　　2.1 UTMI接口

　　UTMI接口信號包括：與發(fā)送數(shù)據(jù)相關(guān)的信號（TxValid、TxReady等），與接收數(shù)據(jù)相關(guān)的信號（RxActive、RxValid、RxError等）以及16位雙向數(shù)據(jù)線。

　　在物理層，該控制器需要一個外部的USB收發(fā)器（Transceiver），本文采用的是Philips公司的ISP1501芯片。該芯片用作USB2.0的模擬前端，從USB電纜來的差分信號進(jìn)行反轉(zhuǎn)不歸零碼（NRZI）解碼和位解填充轉(zhuǎn)換成16位并行數(shù)據(jù)；反之，16位并行數(shù)據(jù)通過一個差分驅(qū)動電路經(jīng)過串行化、位填充和NRZI編碼輸出到USB電纜上。ISP1501通過管腳MODE0和MODE1決定收發(fā)器的工作模式，共有4種工作模式：MODE[1:0]為“00”時，收發(fā)器處于斷開狀態(tài)；為“01”時處于全速（Full Speed）模式（此時USB帶寬為12Mb/s）；為“10”時是高速（High Speed）模式（此時USB最大帶寬是480Mb/s）；為“11”時是HS chirp模式。

　　UTMI接口通過譯碼MODE[1:0]來控制ISP1501在HS和FS之間轉(zhuǎn)變。

　　If mode_hs='1'then

　　MODE<='10'

　　Elsif mode_hs='0'then

　　MODE<='01'

　　End if;

　　2.2 協(xié)議層

　　控制器的核心邏輯位于PL（Protocl Layer）模塊，負(fù)責(zé)管理所有USB數(shù)據(jù)I/O和控制通信，其結(jié)構(gòu)如圖4所示。

　　DMA和存儲器接口提供隨機存儲器訪問和DMA操作。該模塊使PL和外部微控制器采用DMA方式訪問SSRAM。當(dāng)外部總線有訪問SRAM的請求時，且PL沒有請求訪問存儲器，控制邏輯如下：req、ack分別對應(yīng)外部總線和存儲器之間的請求和響應(yīng)信號，din、addr和we分別是外部總線給出的數(shù)據(jù)、地址和寫信號,mreq是內(nèi)部DMA向存儲器發(fā)送的請求信號，mdin、maddr和mwe分別是內(nèi)部DMA給出的數(shù)據(jù)、地址和寫信號。

　　sel <=(req OR ack_r) AND(NOT mreq);

　　if sel='1' then

　　sram_out<=din;

　　sram_adr<=addr;

　　sram_we<=req AND we;

　　else

　　sram_out<=mdin;

　　sram_adr<=maddr;

　　sram_we <=mwe;

　　end if;

　　由控制邏輯可看出，內(nèi)部DMA操作的優(yōu)先級比外部總線高。

　　協(xié)議引擎（Protocol Engine）處理所有標(biāo)準(zhǔn)的USB握手信號和控制通信。分組組裝器組裝分組并送入輸出FIFO，先組裝分組頭，插入適當(dāng)?shù)腜ID（分組標(biāo)識）和校驗和，然后加入數(shù)據(jù)域。分組拆裝器先解碼出PID和序列號以及校驗和，再從8位PID取低4位（或高4位取反）得到PID[3:0]，通過USB2.0協(xié)議的PID類型定義譯碼出PID名，判斷是Token分組（OUT、IN、SOF和SETUP）還是DATA分組（DATA0、DATA1、DATA2和MDATA）。

　　Pid_Token<=pid_OUT OR pid_IN OR pid_SOF OR pid_SETUP；

　　Pid_DATA <=pid_DATA OR pid_DATA1 OR pid_DATA2 OR pid_MDATA;

　　如果是Token分組（格式定義如圖5所示），則將后續(xù)的16bit數(shù)據(jù)分別放入兩個8bit臨時Token寄存器token0和token1，然后取出分組中的7位地址、4位端點號及5位CRC校驗碼。

　　Token_fadr<=token0[6:0];

　　Token_endp<=token1[2:0] & token0[7];

　　Token_crc5<=token1[7:3];

　　對于特殊的Token須進(jìn)行特殊的處理，本文實現(xiàn)的控制器只對SOF這一特殊Token進(jìn)行操作，解出PID后的11位幀號及5位CRC5校驗碼。

　　Frame_no<=token1[2:0] & token0；

　　Token_crc5<=token1[7:3]；

　　檢驗校驗碼是否出錯，如果出錯等待下一個Token，否則將地址、端點號和幀號等放入相應(yīng)寄存器。Token類型如果是IN，則執(zhí)行組裝分組并發(fā)送寄分組；如果是OUT則拆卸接收到的數(shù)據(jù)分組。對于其他不支持的Token則視為錯誤處理：Pid_ERROR<=pid_ACK OR pid_NACK OR pid_STALL OR pid_NYET OR pid_PRE OR pid_ERR OR pid_SPLIT OR pid_PING;如果出錯則不進(jìn)行Token的解碼，而等待下一個Token的到來。

　　如果是DATA分組，則緊接著PID的是最大載荷為1024字節(jié)的數(shù)據(jù)和16位CRC16校驗碼。對數(shù)據(jù)的處理先寫入端點寄存器，然后通過DMA操作寫入SSRAM。下面詳細(xì)介紹端點寄存器和DMA操作

　　2.3 端點操作

　　數(shù)據(jù)的傳輸實際上通過端點（Endpoint）進(jìn)行，控制器通過寫端點的寄存器來配置端點，該控制器最多可有16個端點，每個端點有相應(yīng)的4個寄存器：Epn_CSR、Epn_INT、Epn_BUF0和Epn_BUF1(這里n=0、1、2或3)，其格式如圖6所示。本文使用addr[8:2]7根據(jù)地址線來訪問這些寄存器，addr[8:4]用來選擇端點號，其值（16進(jìn)制）從4到19分別表Epn(n=0...15)。addr[3:2]指定寄存器類型：“00”代表CSR（Control Status Register）;“01”代表中斷寄存器；“10”指向Buffer0；“11”代表Buffer1。這兩個Buffer用來作臨時數(shù)據(jù)存儲，Buffer0和Buffer1分別作為專用的輸入/輸出緩沖器來提高USB的數(shù)據(jù)吞吐能力。雙Buffer能夠減少微控制器和驅(qū)動軟件之間的延遲。其中端點的CSR寄存器指定端點的工作模式并且向控制器報告指定端點的狀態(tài)。Ep_CSR[31:30]必須初始化為“00”（最初使用Buffer0），通過讀這2位可以知道下次所要處理的緩沖器；為“01”時，指定Buffer1。Ep_CSR[27:26]和Ep_CSR[25:24]分別指定端點類型和傳輸類型，其類型編碼參見表1。Ep_CSR[21:18]指定端點號，總共可以有16個端點。Ep_CSR[15]時DMA使能位，為“1”時允許外部DMA操作，否則不允許DMA操作。

　　                                                       表1 類型編碼表

　　當(dāng)控制器收到中斷時，讀中斷源寄存器（Ep_INT[6:0]）來判斷中斷源和產(chǎn)生的原因。可自定義中斷源，如Ep_INT[2]定義為該控制器接收到不支持的PID而產(chǎn)生的中斷：Ep_INT[2]<=Pid_ERROR。Ep_INT[4]和Ep_INT[3]分別表示Buffer1和Buffer0的滿或空的狀態(tài)位。

　　Ep_BUF[31]（標(biāo)記緩沖器是否被使用過）在使用后被控制器置“1”，在清空或重填充該緩沖器后，控制器清除該位。該閏初始化時為“0”。Ep_BUF[30:17]指定緩沖器能容納的字節(jié)數(shù)。Ep_BUF[16:0]緩沖器的指針，裝載存儲器SRAM中數(shù)據(jù)的地址。

　　控制端點（Endpoint0）比較特殊，由于它既要接收也要發(fā)送數(shù)據(jù)，因此對于控制端點，Buffer0用于OUT緩沖器，Buffer1則是IN緩沖器。從SETUP和OUT分組來的數(shù)據(jù)，寫入Buffer0，IN分組的數(shù)據(jù)則是從Buffer1中獲取。

　　2.4 DMA操作

　　DMA操作允許控制器與功能接口之間數(shù)據(jù)的透明傳輸。一旦設(shè)置了DMA操作，則不需要微控制器的干預(yù)。每個端點有一對DMA_REQ和DMA_ACK信號。當(dāng)CSR寄存器中DMA使能信號位（Ep_CSR[15]）被置位時，USB控制器使用DMA_REQ和DMA_ACK這兩個信號來進(jìn)行DMA的流控制。當(dāng)緩沖區(qū)有數(shù)據(jù)或為空需要填充時發(fā)送DMA請求信號DMA_REQ，每傳輸4字節(jié)，響應(yīng)一個DMA_ACK信號。

　　由于USB2.0協(xié)議定義的事務(wù)操作以8bit為單位，因此完成一次32bit的DMA操作需要進(jìn)行4次寫8bit。內(nèi)部DMA采用高效的One-hot狀態(tài)機設(shè)計方法，狀態(tài)轉(zhuǎn)換如圖7所示。當(dāng)需要將接收到的數(shù)據(jù)存儲到SRAM（rx_dma_en=1）時進(jìn)入WAIT_MRD狀態(tài)，在該狀態(tài)選中一個臨時數(shù)據(jù)寄存器，并向存儲器發(fā)送請求信號mreq,從存儲器中預(yù)取4字節(jié)（當(dāng)接收到的數(shù)據(jù)少于4字節(jié)時，保證有4字節(jié)的數(shù)據(jù)寫入存儲器）到該寄存器中，然后進(jìn)入MEM_WR狀態(tài)。當(dāng)PL的分組拆裝器接收到1字節(jié)數(shù)據(jù)時，將該字節(jié)寫入臨時存儲器，轉(zhuǎn)入下一狀態(tài)MEM_WR1；當(dāng)分組拆裝器沒數(shù)據(jù)給DMA仲裁器時則進(jìn)入MEM_WR2狀態(tài)，在此狀態(tài)將臨時存儲器中的數(shù)據(jù)寫入SRAM，然后回到IDLE狀態(tài)。在操作過程中，使用計數(shù)器adr_cb對傳輸字節(jié)數(shù)進(jìn)行計數(shù)，通過addr_cb[1:0]的值標(biāo)識當(dāng)前傳輸?shù)氖?2bit中的哪個字節(jié)。計數(shù)器sizu_c每接收1字節(jié)數(shù)值加1。

　　在需要讀取SRAM中的數(shù)據(jù)（tx_dma_en=1）時，DMA仲裁器由IDIE狀態(tài)進(jìn)入MEM_RD1狀態(tài)，讀取4字節(jié)數(shù)據(jù)到發(fā)送緩沖區(qū)中，然后進(jìn)入狀態(tài)MEM_RD2，再讀4字節(jié)進(jìn)入狀態(tài)MEM_RD3，這8字節(jié)輪流使用Buffer0和Buffer1緩沖區(qū)：

　　在需要讀取SRAM中的數(shù)據(jù)（tx_dma_en=1）時，DMA仲裁器由IDLE狀態(tài)進(jìn)入MEM_RD1狀態(tài)，讀取4字節(jié)數(shù)據(jù)到發(fā)送緩沖區(qū)中，然后進(jìn)入狀態(tài)MEM_RD2，再讀4字節(jié)進(jìn)入狀態(tài)MEM_RD3，這8字節(jié)輪流使用Buffer0和Buffer1緩沖區(qū)：

　　if((NOT adr_cb[2]) AND mack

　　then Buffer0<=SRAM_DATA_I;

　　elsif (adr_cb[2] AND mack)

　　then Buffer1<=SRAM_DATA_I;

　　end if;

　　在MEM_RD3狀態(tài)判斷是否還需要讀下一個數(shù)據(jù)，如果需要再進(jìn)入狀態(tài)MEM_RD2，否則在傳輸完所有字節(jié)后，返回到IDLE狀態(tài)。在發(fā)送數(shù)據(jù)過程中，使用14bit計數(shù)器sizd_c決定傳輸字節(jié)數(shù)，取自Ep_BUF[30:17]，每發(fā)送1字節(jié)數(shù)據(jù)，它的值減1。在圖7中的各個狀態(tài)中，由于超時、CRC校驗錯誤或得到的數(shù)據(jù)發(fā)生錯誤時，PE產(chǎn)生的Abort信號會使當(dāng)前狀態(tài)都回到IDLE。

　　文中闡述了USB2.0功能控制器的一種實現(xiàn)方案。 其VHDL語言實現(xiàn)代碼，已在XILINX公司的FPGA Virtex XVV3006fg456中通過了Xilinx ISE的仿真、綜合及布局布線。FPGA的規(guī)模是32萬門，1536個CLB（可配置邏輯單元）。該控制模塊占用2050個Slice(66%),使用了1697個Slice觸發(fā)器（27%）和3047個4輸入LUT表（49%）。整個FPGA的速度可達(dá)到56.870MHz，完全滿足視頻數(shù)據(jù)的高速傳輸（對32bit數(shù)據(jù)操作，達(dá)到480Mb/s的速度時鐘只需15MHz）。該方案實現(xiàn)的控制器便于修改且易于實現(xiàn)，可作為一個功能模塊嵌入到SOC中，可使不同情況最大限度地靈活設(shè)計片上系統(tǒng)。