降低功耗：小心“過度設(shè)計(jì)”

　　當(dāng)前，降低功耗不僅成為節(jié)電的必由之路，并且被賦予了環(huán)保的神圣使命。因此所有的設(shè)計(jì)者都十分關(guān)心功耗問題。不過，在設(shè)計(jì)時(shí)還要謹(jǐn)防過度設(shè)計(jì)（overdesign）現(xiàn)象，使各個(gè)部分協(xié)調(diào)一致，達(dá)到整個(gè)功耗的降低。

　　應(yīng)用是個(gè)很復(fù)雜的問題，其中有許多要素。你需要針對問題提供整體化的解決方案。在深刻理解最終應(yīng)用的情況下，你會發(fā)現(xiàn)是否出現(xiàn)了過度設(shè)計(jì)；有時(shí)候，出于市場等方面的考慮，會出現(xiàn)過度設(shè)計(jì)的做法，這最終會導(dǎo)致功耗過高。

　　系統(tǒng)設(shè)計(jì)與SoC設(shè)計(jì)的相對比例問題，軟、硬件比例問題，IC的驅(qū)動電壓是否越低就越好？制造技術(shù)節(jié)點(diǎn)是否越小越好？都是值得考慮的因素。

　　在近日舊金山舉行的Electronic Summit2008上，ON Semi（原AMI Semiconductor，2007年12月被收購）高級Hearing/Audio Solutions總監(jiān)Michel De Mey以DSP設(shè)計(jì)為例，說明了功耗更加取決于整體架構(gòu)的合理。例如音頻用低功耗DSP，如耳機(jī)，藍(lán)牙耳機(jī)等等靠極小的電池供電的微型應(yīng)用，在這些應(yīng)用中，電池的供電時(shí)間很關(guān)鍵。一個(gè)應(yīng)用就是濾波，你可以在時(shí)域或者頻域進(jìn)行濾波。例如，如果你能在頻域?qū)崿F(xiàn)濾波，就可以將功耗降低10倍。這可不像從哪里擠出20％來，而是從體系架構(gòu)上進(jìn)行創(chuàng)新，從而達(dá)到如此之高的比例。如果你將它們與，例如雙Quad（dual－Quad）架構(gòu)，結(jié)合起來，實(shí)現(xiàn)負(fù)載的均衡化。從硬件實(shí)現(xiàn)出發(fā)，如果實(shí)現(xiàn)了兩個(gè)Quad的負(fù)載平衡，則對這兩個(gè)石英的頻率的要求就較為寬松，你就可以在其它性能實(shí)現(xiàn)方面花費(fèi)更多的時(shí)間，如時(shí)序的閉合，嘗試不同的頻率、大大降低電源電壓等等。采用這種技術(shù)（恰當(dāng)?shù)呢?fù)載平衡、SoC技術(shù)）后，我們還能再擠出2～3倍的改進(jìn)余地。

　　例如，On Semi的第二代DSP產(chǎn)品與前代產(chǎn)品比較，即Bolosigno 300和Bolosigno250比較。兩種產(chǎn)品的硬件都執(zhí)行同樣的功能，區(qū)別在于，它們分屬不同的技術(shù)節(jié)點(diǎn)（制程），采用了不同的DSP架構(gòu)。On Semi更換了內(nèi)存技術(shù)，降低了內(nèi)存的電壓，而且讓存儲變得更為分布化一些。采用了更新的模擬和數(shù)字IP、新的設(shè)計(jì)方法學(xué)、以及新的EDA工具，其功能也取決于你的算法。如果你采用了運(yùn)算密集的算法，使得內(nèi)核達(dá)到了50％～60％的負(fù)載，可以讓性能提高3倍；如果你對內(nèi)核進(jìn)行20％的加載，則性能也可以提高2倍。
   

圖：Bolosigno 300和Bolosigno250的功耗比較

　　那么低功耗是否意味著低電壓？Michel認(rèn)為功耗不僅取決于你是否用1.0V還是1.2V，更取決于算法的速度。