基于MDA的嵌入式軟件開發(fā)平臺(tái)設(shè)計(jì)

　　1 引言

　　短波通信是通過電離層反射來(lái)實(shí)現(xiàn)遠(yuǎn)程信息傳輸，因而其通信受地形限制小；其次通信成本低，靈活性強(qiáng)。但它也存在一些缺點(diǎn)，如：信息傳輸?shù)目煽啃圆?，存在深衰落和多徑時(shí)延失真等。在一般在短波信道中傳輸數(shù)據(jù)，信息的誤碼率通常在10-2-10-3的數(shù)量級(jí)，這些嚴(yán)重的衰落以及多徑效應(yīng)造成的碼間串?dāng)_，限制了通信質(zhì)量的進(jìn)一步提高。近年來(lái)，由于在短波數(shù)據(jù)通信系統(tǒng)中，采用了各種有效的抗衰落和抗多徑的措施，使系統(tǒng)的誤碼率差不多提高了兩個(gè)數(shù)量級(jí)。其中，時(shí)頻組合調(diào)制技術(shù)（即FTSK）是目前廣泛采用的抗衰落和抗多徑技術(shù)之一。針對(duì)這種情況，本文提出采用DSP（數(shù)字信號(hào)處理器）實(shí)現(xiàn)4FTSK調(diào)制，并取得較好的效果。

　　2 4FTSK調(diào)制方式

　　在一個(gè)或一組二進(jìn)制符號(hào)的持續(xù)時(shí)間內(nèi)，用若干個(gè)調(diào)制頻率的組合來(lái)傳送原二進(jìn)制數(shù)據(jù)流，每一個(gè)調(diào)制頻率在不同的時(shí)隙內(nèi)有不同的頻率，這種由不同時(shí)隙和不同頻率所構(gòu)成的信號(hào)，稱為"時(shí)頻調(diào)制信號(hào)"；在某種意義上又可看成是一種時(shí)頻編碼調(diào)制，組成的系統(tǒng)稱頻率分集接收系統(tǒng)，即按一定的規(guī)則在數(shù)據(jù)符號(hào)的不同時(shí)隙發(fā)射不同頻率信號(hào)來(lái)實(shí)現(xiàn)信號(hào)傳輸?shù)恼{(diào)制方式。FTSK又可分為幾種調(diào)制方式，包括二時(shí)二頻制，二進(jìn)制四時(shí)四頻制，四進(jìn)制四時(shí)四頻制、八進(jìn)制四時(shí)四頻制以及十六進(jìn)制相位調(diào)制等。

　　FTSK碼組的編碼原則是，所編碼組既具有強(qiáng)的抗衰落和抗干擾能力，又容易實(shí)現(xiàn)同步，也就是要求編出能從信息序列中提取同步信息的正交碼組。首先，為了提高抗衰落能力，要求每一個(gè)碼組的不同時(shí)隙中應(yīng)含有不同的頻率。這樣，二時(shí)二頻基本上具有二重頻率分集的效果，而四時(shí)四頻基本上具有四重頻率分集的效果；其次，為了加強(qiáng)抗干擾性，任何兩個(gè)碼組的碼距應(yīng)最大，所以首先要選用正交碼，即要求所有的碼組在同一時(shí)隙內(nèi)含有不同的頻率，對(duì)于四時(shí)四頻制而言，在表示四進(jìn)制信息時(shí)，很容易形成正交碼，但表示八進(jìn)制信息時(shí)，只能形成部分正交的碼組；最后，在碼組配置時(shí)還應(yīng)考慮從碼組本身能提取同步信息，即要求編碼方式是非循環(huán)碼，且任何兩個(gè)碼組都沒有相同的二聯(lián)碼或三聯(lián)碼。

        表1 各種調(diào)制方式性能比較

　　由表1可以看出，從性能而言，"四進(jìn)制四時(shí)四頻制"是最好的。對(duì)于4FTSK調(diào)制，我們選用正交編碼方式，如表2所示

        表2 4FTSK編碼方式

　　3 系統(tǒng)的實(shí)現(xiàn)

　　由于本設(shè)計(jì)的主要目的是利用軟件及簡(jiǎn)單的硬件實(shí)現(xiàn)4FTSK調(diào)制，并且力求產(chǎn)生的信號(hào)精確，故系統(tǒng)選用了當(dāng)今比較流行的數(shù)字信號(hào)處理器（TI公司的TMS320C5402）和一片D/A(CA3338)轉(zhuǎn)換芯片，用匯編語(yǔ)言編程實(shí)現(xiàn)調(diào)制信號(hào)輸出。

　　3．1 TMS320C5402特點(diǎn)

　　TMS320C5402是TI公司TMS320家族的定點(diǎn)DSP（數(shù)字信號(hào)處理器）芯片。DSP可廣泛應(yīng)用于雷達(dá)信號(hào)處理，無(wú)線通信，語(yǔ)音信號(hào)處理等。實(shí)際上，DSP技術(shù)在工程應(yīng)用中，就是要用數(shù)字信號(hào)處理的方式實(shí)現(xiàn)系統(tǒng)的功能。

　　DSP器件采用了與傳統(tǒng)微處理器系統(tǒng)不同的總線結(jié)構(gòu)，同時(shí)增加了硬件運(yùn)算單元，把軟件計(jì)算變?yōu)橛布?jì)算處理，因此極大地提高了系統(tǒng)的數(shù)字處理速度。

　　C5402的CPU通過使用改進(jìn)的哈佛結(jié)構(gòu)，實(shí)現(xiàn)了高度的并行運(yùn)算能力。同時(shí)，多種尋址模式和完善的指令提高了整個(gè)系統(tǒng)的性能。C5402主要有以下特點(diǎn)：

　　增強(qiáng)的哈佛結(jié)構(gòu)，四條地址總線和四條數(shù)據(jù)總線。
　　高度并行的先進(jìn)CPU設(shè)計(jì)，性能更好的面向應(yīng)用的硬件邏輯。
　　為快速算法和高級(jí)語(yǔ)言優(yōu)化設(shè)計(jì)的專用指令集。
　　標(biāo)準(zhǔn)化的模塊結(jié)構(gòu)，適于快速開發(fā)。
　　先進(jìn)的IC處理技術(shù)，提高了性能，降低了電源消耗。
　　
　　3．2 CA3338芯片性能

　　CA3338是HARRIS公司推出采用CMOS工藝制成的高速數(shù)模轉(zhuǎn)換器，最高工作頻率可達(dá)50M。它可以采用單電源+5V供電，并且能產(chǎn)生"軌對(duì)軌"的輸出。

　　CA3338內(nèi)部采用改進(jìn)的R-2R梯形電阻網(wǎng)絡(luò)，對(duì)高三位進(jìn)行3位-7位的線性熱編碼來(lái)驅(qū)動(dòng)7位加權(quán)電阻，這樣，減少了由于輸出電壓值的改變產(chǎn)生的寄生電壓。其內(nèi)部功能框圖如圖1所示：

                                              圖1 CA3338功能框圖

　　LE是片選信號(hào)，低電平有效。
　　D0-D7是數(shù)字信號(hào)輸入端；COMP控制是否對(duì)輸入信號(hào)的電平取反，高電平有效。
　　VREF+及VREF-是參考電壓。
　　VDD接+5V電源，VSS是數(shù)字地，VEE可以接模擬地也可以接負(fù)電壓。電平轉(zhuǎn)換部分就是將輸入電壓范圍在VDD和VSS之間的數(shù)字信號(hào)轉(zhuǎn)
　　換到電壓范圍為VDD和VEE之間。
　　VOUT是輸出的模擬信號(hào)。