低頻數(shù)字相位(頻率)測(cè)量的CPLD實(shí)現(xiàn)

　　4 結(jié)束語(yǔ)

　　由單片機(jī)晶振產(chǎn)生的6M信號(hào)，經(jīng)過(guò)一個(gè)與非門整形為矩形脈沖，再經(jīng)過(guò)CPLD7128的內(nèi)部設(shè)計(jì)的分頻器分頻（分頻系數(shù)為1000、2000、3000、4000），由該系統(tǒng)進(jìn)行測(cè)頻測(cè)相。AB二相的信號(hào)加上一個(gè)反相器，則從理論上講，相位相差180度。實(shí)際測(cè)量結(jié)果為，頻率分別是6000、3000、2000、1500Hz，相位為180度，與理論完全符合。利用DDS數(shù)字移相信號(hào)發(fā)生器產(chǎn)生不同頻率和相位差的信號(hào)實(shí)測(cè)證實(shí)，該系統(tǒng)指標(biāo)符合設(shè)計(jì)要求。

　　隨著EDA（電子設(shè)計(jì)自動(dòng)化）技術(shù)和微電子技術(shù)的進(jìn)步，CPLD的時(shí)鐘延遲可達(dá)到 級(jí)，結(jié)合其并行工作方式，在超高速、實(shí)時(shí)測(cè)控方面有非常廣闊的應(yīng)用前景；并且CPLD&FPGA具有高集成度、高可靠性，幾乎可將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中，實(shí)現(xiàn)所謂片上系統(tǒng)(SOPC)，從而大大縮小其體積，具有可編程型和實(shí)現(xiàn)方案容易改動(dòng)的特點(diǎn)，有利于產(chǎn)品的研制和后期升級(jí)[7]。

　　CPLD7128大約有128個(gè)觸發(fā)器，程序中AB兩相計(jì)數(shù)器共用了19+19=38個(gè)，控制部分用了4個(gè)，還剩下了大約128-42=86個(gè)（其他模塊還有少量的占用）。 CPLD7128的計(jì)數(shù)頻率最高可175.4MHz，若提高標(biāo)頻信號(hào)的頻率為175 MHz，同時(shí)增加計(jì)數(shù)器的長(zhǎng)度，則測(cè)相精度從理論上講可以達(dá)到0.04度。

　　采用CPLD配合單片機(jī)的設(shè)計(jì)方案，具有造價(jià)較低、速度高、精度高的優(yōu)點(diǎn)，并且可以通過(guò)軟件下載而達(dá)到儀器硬件升級(jí)的目的。

　　參考文獻(xiàn)：

　　[1] 李寶營(yíng),趙永生,祖龍起等.基于單片機(jī)的等精度頻率計(jì)設(shè)計(jì)[J]. 微計(jì)算機(jī)信息, 2007,9(2):P152~154

　　[2]宋萬(wàn)杰,羅豐,吳順軍.CPLD技術(shù)及其應(yīng)用[M].西安:西安電子科技大學(xué)出版社,1999

　　[3]潘松,黃繼業(yè),王國(guó)棟.現(xiàn)代DSP技術(shù)[M].西安:西安電子科技大學(xué)出版社,2003

　　[4]黃正瑾.CPLD系統(tǒng)設(shè)計(jì)技術(shù)入門與應(yīng)用[M].北京:電子工業(yè)出版社,2002

　　[5] 包明.基于FPGA的高速高精度頻率測(cè)量的研究[J].單片機(jī)及嵌入式系統(tǒng)應(yīng)用,2003，(2):134~139

　　[6] 張振榮,晉明武,王毅平.MCS-51單片機(jī)原理及實(shí)用技術(shù)[M].北京:人民郵電出版社,2000

　　[7]潘松,王國(guó)棟.VHDL實(shí)用教程[M].成都:電子科技大學(xué)出版社,2000