從平行到串行背板的設(shè)計(jì)簡要

數(shù)字電路的平行連接方法和背板在現(xiàn)代電子系統(tǒng)剛出現(xiàn)時(shí)就已經(jīng)存在了。
　　在這些系統(tǒng)中， PCI， 自從做為32位33MHz ; 芯片到芯片的連接標(biāo)準(zhǔn)出現(xiàn)于上個(gè)世紀(jì)90年代初， 已突出成為一個(gè)廣泛滲透的線路連接和背板驅(qū)動(dòng)技術(shù)。 ; 經(jīng)過這些年， PCI已經(jīng) 從32位33MHz ; 提升到了64位66 MHz ， 最近已達(dá)到64位133MHz ， 并有計(jì)劃在將來發(fā)展到266MHz 或更高。
　　許多系統(tǒng)工程師把PCI不僅視為一個(gè)芯片到芯片的連接技術(shù)， 并把它遷轉(zhuǎn)應(yīng)用到背板中子板與子板的連接上。 ; 雖然PCI在原來意圖中不是為背板， 甚至中板的應(yīng)用而設(shè)計(jì)的， 許多工程師還是成功地設(shè)立了含有PCI的系統(tǒng)， 這些系統(tǒng)運(yùn)用PCI完成芯片與芯片以及板與板(背板)的連接。
　　平行背板， 不管是PCI或是專有平行連接方案， 在工業(yè)界很好的運(yùn)用了許多年。 ; 隨著對系統(tǒng)帶寬的要求不斷增加， 平行背板連接面臨著挑戰(zhàn)。 帶寬增加使集成電路制造商和系統(tǒng)工程師們不得不使用更寬的數(shù)據(jù)總線(16→32→64→128 位) 和更高的頻率(33 MHz→ 66 MHz→133 MHz )。 ; 在數(shù)據(jù)總線寬度和頻率之外， 最主要還有總線長度及材料、寬闊、高頻并且很長的總線有很多糟糕的效應(yīng)。 ; 因?yàn)閭鬏斁€串?dāng)_，反射和地彈等造成的信號噪音以及時(shí)沿誤差會(huì)限制住大型高速背板的用處。

 ; ;　　面對著一系列象3G無線， 10Gb 以太， OC192， 以及類似的高性能新技術(shù)的應(yīng)用， 設(shè)計(jì)工程師必須找到高速可靠和低價(jià)格的解決方案。 ; 于是人們轉(zhuǎn)向存儲(chǔ)領(lǐng)域借鑒可行的方法，它就是高速串行連接技術(shù)。 ; 串行連接用在串行背板上有很多明顯好過平行背板的地方。 ; 首先而且最重要的是可靠的高性能。 ;

 ; ; ;　　串行連接先將并行信號在 "局域" PCB板一邊收入， 然后把它們轉(zhuǎn)換成串行碼流(并變串)送上背板一邊 (圖3)。 ; 時(shí)鐘信號在發(fā)送端被調(diào)制在數(shù)據(jù)里然后在接收端被時(shí)鐘數(shù)據(jù)恢復(fù)線路(CDR)抽取出來(圖4)。 例如， 8， 10， 或者12位的平行數(shù)據(jù)可以進(jìn)入 SerDes (并串/串并轉(zhuǎn)換) 器件， 這個(gè)器件然后產(chǎn)生含有時(shí)鐘調(diào)制在內(nèi)的串行數(shù)碼流。

　　縮減面積:
　　通過將"局域"平行數(shù)據(jù)轉(zhuǎn)為串行， 大量減少線條個(gè)數(shù)， 從而減少背板尺寸。 ; 背板PCB是許多系統(tǒng)里面最貴和最大的， 它的實(shí)際尺寸往往是系統(tǒng)機(jī)架不能減小的原因。
　　另外， 串行背板允許在"局域"PCB和背板之間使用小的物理接口， 進(jìn)一步減小系統(tǒng)尺寸及復(fù)雜性， 基本上是11:1的縮減。 ; 2個(gè)主要使用串行背板的原因: ; 1) 可靠的高數(shù)據(jù)量， 和2) 背板PCB面積減少。 其中2) ; 是靠小機(jī)架尺寸和較少的PCB層數(shù)來實(shí)現(xiàn)， 以得到低成本。
　　減低噪音:
　　現(xiàn)有的串行信號利用差分接收和驅(qū)動(dòng)緩沖器。 它們使用比傳統(tǒng)單端信號小得多的信號幅度。 ; 減小了的信號幅度能節(jié)省能耗， 但更重要的是能明顯地減低噪音。 ; 低噪音的好處可表現(xiàn)為降低了的RFI/EMI (無線/電磁輻射干擾)， 減少了的地彈和傳輸線效應(yīng)包括串?dāng)_及反射。
　　增加帶寬:
　　設(shè)計(jì)工程師從并行背板轉(zhuǎn)向串行背板設(shè)計(jì)時(shí)面臨許多選擇。 例如， 一個(gè)工程師需要把一個(gè)PCI 32b/33MHz ， 或者說1.056Gbps (32b x 33MHz )， ; 的原有設(shè)計(jì)在"局域"一邊和在背板上做轉(zhuǎn)換， 他可以選擇一個(gè)SerDes 把平行PCI "局域" 數(shù)據(jù)收進(jìn)， 做并/串轉(zhuǎn)換， 然后以 1Gbps一路串行輸出; 或者他可以選擇使用4路SerDes， 每路8位數(shù)據(jù)和256Mbps帶寬。 ; 第三種選則是進(jìn)一步提高串行碼率。 ; 用今天的SerDes技術(shù)， 工程師可以采用慢速SerDes加多通道設(shè)計(jì)，也可以使用高速SerDes結(jié)合少通道甚至于單通道設(shè)計(jì)。 ; SerDes 器件從低端的155Mbps直到高端的10Gbps, ; 運(yùn)用2種信號- 低壓差分(LVDS)和電流模式(CML)信號。

　　一般來講， LVDS工作在155Mbps和1.25Gbps之間， 而CML在600Mbps和10Gbps之間。 ; LVDS和CML信號可以互通， 但要有外接電阻做電平轉(zhuǎn)換。 由于上述原因， 設(shè)計(jì)者在開始用SerDes前先弄清楚串行背板現(xiàn)在和將來的要求是很重要的。
　　升級路徑:
　　串行背板的許多好處之一是， 隨著系統(tǒng)帶寬的增加， 串行連接的速率可隨之而增。 ; 若采用好的高速背板設(shè)計(jì)流程， 這種能力可以實(shí)現(xiàn)。
　　以萊迪思產(chǎn)品來說， 用戶可以增加串行背板的性能而不需要掉換SerDes器件。 ; 比如， 用戶可以只簡單地上調(diào)SerDes參考時(shí)鐘而把速率從155Mbps增加到850Mbps， 或， 依所用的萊迪思產(chǎn)品而定， 從600Mbps增加到3.7Gbps。