新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 在低成本測試夾具上實現(xiàn)對表面貼裝射頻元器件的精確去嵌入

在低成本測試夾具上實現(xiàn)對表面貼裝射頻元器件的精確去嵌入

作者:安捷倫EEsof EDA部門 How-Siang Yap,Cecelia Ow和Mounir Ada 時間:2008-08-12 來源:今日電子/21IC 收藏

  簡介

本文引用地址:http://m.butianyuan.cn/article/86845.htm

  工程師通常使用矢量網(wǎng)絡(luò)分析儀(VNA)測量元器件的S參數(shù),以便對其特性進(jìn)行表征并進(jìn)行后續(xù)設(shè)計。他們在測量過程中遇到的一個問題是,這些元器件往往是表貼封裝的,不能直接與VNA連接。如圖1所示,工程師通常會制作簡單的測試來對被測件(DUT)進(jìn)行表面貼裝,建立被測件與VNA的連接。但是,這樣的測試本身會給S參數(shù)測量帶來寄生效應(yīng),必須通過一個稱為的過程來去除這種效應(yīng)。


圖1 測試對被測件(DUT)進(jìn)行表面貼裝

  本文描述了一個實用的過程,它不需建立連接DUT輸入和輸出饋線的等效電路模型,也不要求輸入饋線和輸出饋線對稱。只需要有一個能夠完成S參數(shù)和S-Y-Z矩陣轉(zhuǎn)換的簡易線性仿真器即可。本例使用了Agilent EEsof EDA開發(fā)的Genesys虛擬網(wǎng)絡(luò)分析儀軟件,并給出了使用該軟件過程的截屏。
  的步驟

  去嵌入可以分為以下五個步驟

 ?、僦谱魅齻€夾具,分別為開路、短路和連接DUT三種配置。

 ?、谑褂镁W(wǎng)絡(luò)分析儀測量開路、短路和連接DUT三種配置的S參數(shù)。

  ③通過減去使用短路夾具測試得到的Z參數(shù),從而在嵌入DUT和開路夾具中去除串聯(lián)寄生效應(yīng)。

  ④通過減去上一步操作得到的開路夾具的Y參數(shù),從而去除嵌入DUT的并聯(lián)寄生效應(yīng)。

 ?、莅训谒牟降腨因數(shù)轉(zhuǎn)換為S參數(shù),獲得實際的DUT特征值。

  Genesys虛擬網(wǎng)絡(luò)分析儀軟件可以非常方便地自動執(zhí)行上述步驟。下面將詳細(xì)描述這些步驟。此處使用較粗的低阻抗傳輸線作為DUT,以描述去嵌入前后的結(jié)果。

  第一步:制作三個PCB夾具,分別為開路、短路和連接DUT的配置


圖2 連接DUT的PCB

  制作三個PCB夾具,開始進(jìn)行去嵌入。圖2為連接DUT的PCB。


圖3 開路夾具

  如圖3所示,開路夾具是未安裝DUT且只有傳輸線與輸入端和輸出端相連的PCB。此夾具具有串聯(lián)和并聯(lián)的寄生效應(yīng)。


圖4 短路夾具

  如圖4所示,短路夾具是在開路夾具(見圖3)的基礎(chǔ)上,通過鉆出一排接地過孔,將連接DUT輸入和輸出參考面的傳輸線兩端短路而制成的。接地過孔造成的短路將會去除并聯(lián)寄生效應(yīng),只剩下串聯(lián)寄生效應(yīng)。

  第二步:測量開路、短路和連接DUT的夾具的S參數(shù)

  使用經(jīng)過適當(dāng)校準(zhǔn)后的VNA測量3個夾具的S參數(shù),并將結(jié)果保存為“Open_Data”、“Short_Data”和“DUT_data”。通過在史密斯圓圖上顯示它們的S參數(shù),來驗證短路和開路測量的質(zhì)量。


圖5開路夾具的響應(yīng)

  圖5顯示了開路夾具的響應(yīng)。S參數(shù)位于史密斯圓圖右側(cè)的開路區(qū)域。此圖顯示了開路夾具中的并聯(lián)電容寄生效應(yīng)。


圖6 短路夾具的響應(yīng)

  圖6顯示了短路夾具的響應(yīng)。S參數(shù)位于史密斯圓圖左側(cè)的短路區(qū)域,并包含一定的串聯(lián)電感。由于過孔的存在,這樣的響應(yīng)是正常的。


圖7 去嵌入之前的DUT響應(yīng)

  圖7顯示了去嵌入之前的DUT(在本例中為一段粗傳輸線)響應(yīng)。

  第三步:減去短路夾具的Z參數(shù),以去除DUT和開路夾具的串聯(lián)寄生效應(yīng)

 通過減去Z參數(shù),我們可以從連接DUT的夾具和開路夾具中去除短路夾具的串聯(lián)寄生效應(yīng)。


圖8 利用Genesys的公式編輯器,去除串聯(lián)寄生效應(yīng)和并聯(lián)寄生效應(yīng)

  如圖8所示,首先在Genesys軟件的公式編輯器中,使用第7、12和18行命令將測得的“Open(開路)”、“Short(短路)”和“DUT(連接DUT)”的S參數(shù)轉(zhuǎn)換成Z參數(shù)。也可以通過別的方式進(jìn)行相同的矩陣轉(zhuǎn)換運算,但是這種方法要方便得多。

  如圖8中第23和26行所示,我們現(xiàn)在可以執(zhí)行減法運算,去除“DUT”和“Open”測量中的串聯(lián)寄生效應(yīng)。
  第四步:減去第3步中的開路夾具的Y參數(shù),從而去除DUT的并聯(lián)寄生效應(yīng)

  現(xiàn)在可以通過減去Y參數(shù)來去除并聯(lián)寄生效應(yīng)。如圖8所示,使用第24和27行命令分別將第3步中的“DUT”和“OPEN”的Z參數(shù)轉(zhuǎn)換成Y參數(shù);使用第23行命令從DUT中減去“OPEN”的Y參數(shù)所代表的并聯(lián)寄生效應(yīng)。

  第五步:把第4步中的Y參數(shù)轉(zhuǎn)換為S參數(shù),從而獲得實際的DUT特征

  去嵌入的最后一步是使用圖8所示的第36行命令,將最終獲得的DUT的Y參數(shù)轉(zhuǎn)換回S參數(shù)。


圖9 比較結(jié)果

  如圖9所示,為了驗證這些去嵌入步驟是否正確無誤,我們在史密斯圓圖上對仿真的DUT參數(shù)與通過上述步驟獲得的去嵌入S參數(shù)進(jìn)行了比較。

  比較結(jié)果表明,去嵌入結(jié)果是正確的。請注意,得出的史密斯圓圖與僅對DUT(粗傳輸線)進(jìn)行仿真的結(jié)果完全匹配。  

  總結(jié)

  本文描述和驗證的去嵌入技術(shù)是一種非常實用的方法。采用它,工程師可以把元器件焊到PCB上,并使用VNA和簡易的自制測試夾具獲得精確的測量結(jié)果。為了保證良好的精度,基片上連接DUT的饋線越短越好,最好小于波長的1/20。



關(guān)鍵詞: 射頻 PCB 夾具 去嵌入

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉