新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 將電壓基準輸出噪聲降低一半的電路

將電壓基準輸出噪聲降低一半的電路

——
作者:Alfredo H Saab;Steve Logan 時間:2005-09-20 來源:EDN電子設(shè)計技術(shù) 收藏
將電壓基準輸出噪聲降低一半的電路
 
將一個IC電壓基準產(chǎn)生的低頻(1/f)噪聲降低一半可能是很困難的。從理論上說,在基準的輸出端加接一個低通濾波器就可減小噪聲。事實上,一個抑制10 Hz以下噪聲的低通RC濾波器需要很大的串聯(lián)電阻值和并聯(lián)電容值。令人遺憾的是,一只大阻值串聯(lián)電阻器會產(chǎn)生阻值誤差和熱噪聲,而一只并聯(lián)電容器的泄漏電阻會形成一條難以預測的、不穩(wěn)定的分流通道。這兩個元件會共同形成一個產(chǎn)生噪聲并與溫度有關(guān)的分壓器,直接影響基準源的精度和長期穩(wěn)定性。此外PC電路板表面的污物還會增加另一條可能的漏電路徑和差錯來源。
  你可以將多個電壓基準串聯(lián)堆疊起來,以減小它們的 1/f 噪聲。這些基準源的直流輸出呈線性相加,而它們的不相關(guān)的內(nèi)部噪聲源則呈幾何相加。舉例來說,考慮一個四基準堆疊,每個基準由一個直流電壓基準 VREF與一個隨機噪聲發(fā)生器 VNOISE串聯(lián)組成。四個基準相加可產(chǎn)生下列輸出:VREFTOTAL = 4

關(guān)鍵詞: Maxim公司

評論


技術(shù)專區(qū)

關(guān)閉