FPGA成為替代ASIC的最佳選擇

FPGA成為替代ASIC的最佳選擇

多年來(lái)，Xilinx公司的可編程邏輯技術(shù)始終扮演著ASIC替代解決方案的角色。過(guò)去十多年來(lái)，每次當(dāng)ASIC技術(shù)實(shí)現(xiàn)摩爾定律的預(yù)期，Xilinx FPGA和CPLD都迅速填補(bǔ)了由此而留下的間隙。最近，有些ASIC制造商推出了稱為結(jié)構(gòu)化ASIC（Structured ASIC）的改進(jìn)ASIC結(jié)構(gòu)，試圖解決與基于標(biāo)準(zhǔn)單元的ASIC和門陣列相關(guān)的一些問(wèn)題。但最終，人們都會(huì)問(wèn)到這一決定性問(wèn)題，"如果我們需要100萬(wàn)門至500萬(wàn)門的設(shè)計(jì)，到底哪種技術(shù)最佳地結(jié)合了硬件、軟件和設(shè)計(jì)支持，從而可最好地滿足我們的需要？"
　　歷史上，高速度100萬(wàn)門以上的單片系統(tǒng)（SoC）一直是ASIC的獨(dú)占領(lǐng)域。但現(xiàn)在，促進(jìn)高端ASIC發(fā)展的工藝技術(shù)也同樣適用于FPGA。事實(shí)上，F(xiàn)PGA的發(fā)展也幫助推動(dòng)了最新工藝技術(shù)的發(fā)展。例如，Xilinx的Spartan-3器件很早就采用了90nm、300mm工藝的設(shè)計(jì)定案（tape-out）并很快推出了采用相應(yīng)工藝制造的器件?，F(xiàn)在，就門和I/O的數(shù)量來(lái)說(shuō)，平臺(tái)FPGA可輕松滿足要求。Spartan-3 FPGA可提供高達(dá)500萬(wàn)系統(tǒng)門和784個(gè)I/O。Virtex-II Pro系列可提供更高的密度和更大的封裝尺寸。平臺(tái)FPGA的力量遠(yuǎn)遠(yuǎn)不止是邏輯門和I/O數(shù)量。例如，Spartan-3系列可提供近2M位塊RAM和104個(gè)硬連線18 x 18乘法器，而Virtex-II Pro則可提供高達(dá)10M位塊RAM資源和556個(gè)乘法器，而這些對(duì)于DSP系統(tǒng)實(shí)現(xiàn)非常關(guān)鍵。
　　自從開(kāi)始將幾片TTL器件的邏輯集成到單片F(xiàn)PGA中以來(lái)，靈活性始終是可編程邏輯器件的特點(diǎn)。平臺(tái)FPGA將這一靈活性提高了幾個(gè)量級(jí)。現(xiàn)在，大量系統(tǒng)部件IP可以嵌入到單片平臺(tái)FPGA器件中。Xilinx平臺(tái)FPGA集成了塊存儲(chǔ)器、軟和硬處理器芯核、DSP功能和可編程I/O連接功能，以及由Xilinx公司和第三方供應(yīng)商開(kāi)發(fā)的其它IP。當(dāng)然，每個(gè)設(shè)計(jì)小組還為完全可編程的器件增添了他們自己的差異化IP。完全的可編程能力為半導(dǎo)體芯片提供了最大的靈活性和最有效的使用。
　　而仔細(xì)考察標(biāo)準(zhǔn)單元結(jié)構(gòu)ASIC即可發(fā)現(xiàn)其靈活性非常有限。僅有數(shù)層金屬層是可定制的，其它金屬層以及所有的邏輯都由ASIC制造商固定。每家制造商提供具有少量不同的芯片，所嵌入的IP核心的類型和數(shù)量有所不同。每種類型的結(jié)構(gòu)ASIC通過(guò)固定的專用資源來(lái)滿足特定應(yīng)用的要求。不幸的是，對(duì)于客戶來(lái)說(shuō)，如果設(shè)計(jì)不能十分匹配制造商提供的某種芯片的特性，那么有些芯片資源就會(huì)被浪費(fèi)，結(jié)果是要么設(shè)計(jì)受到損害，要么就不得不從頭來(lái)。在任何情況下，提供給設(shè)計(jì)小組的靈活性非常小。
　　結(jié)構(gòu)化ASIC的不靈活還會(huì)帶來(lái)訂貨和庫(kù)存風(fēng)險(xiǎn)。即使一個(gè)結(jié)構(gòu)化ASIC設(shè)計(jì)進(jìn)行得非常完美，目標(biāo)市場(chǎng)也會(huì)變化，或者標(biāo)準(zhǔn)會(huì)更新。在這種情況下，庫(kù)存和NRE成本就被浪費(fèi)了。另一方面，PFGA可容易地進(jìn)行重新編程來(lái)適應(yīng)新的要求，或者FPGA庫(kù)存可以重新應(yīng)用于另一個(gè)項(xiàng)目。
　　在競(jìng)爭(zhēng)分析中，F(xiàn)PGA開(kāi)發(fā)工具經(jīng)常被不公平地忽略了。但事實(shí)是，F(xiàn)PGA供應(yīng)商擁有在規(guī)模和經(jīng)驗(yàn)方面都足以與最大型EDA供應(yīng)商相匹敵的軟件開(kāi)發(fā)隊(duì)伍。他們?cè)O(shè)計(jì)和提供了健壯和全面的工具套件，其成本僅與技術(shù)支持的價(jià)格相當(dāng)。
　　FPGA供應(yīng)商工具套件的健壯性從每年新開(kāi)始的采用FPGA的設(shè)計(jì)數(shù)量上可以得到證明。2002年，新開(kāi)始的采用FPGA的設(shè)計(jì)為20萬(wàn)件，這一數(shù)字到2004年將增長(zhǎng)為40萬(wàn)。據(jù)估計(jì)，這一數(shù)字將是同一年新開(kāi)始的ASIC設(shè)計(jì)數(shù)量的100倍。
　　另一方面，結(jié)構(gòu)化ASIC設(shè)計(jì)流程仍然處于早期開(kāi)發(fā)階段。能夠顯示結(jié)構(gòu)化ASIC設(shè)計(jì)流程或工藝完整性或健壯性的成功例子很少。到目前為止，頂級(jí)ASIC供應(yīng)商為結(jié)構(gòu)化ASIC提供的支持仍然非常有限或根本沒(méi)有。因此，選擇非常少，設(shè)計(jì)小組被迫采用ASIC供應(yīng)商選定的設(shè)計(jì)流程進(jìn)行設(shè)計(jì)，而不能利用熟悉的經(jīng)過(guò)內(nèi)部使用驗(yàn)證的設(shè)計(jì)方法。走在最前面的設(shè)計(jì)小組經(jīng)常會(huì)面對(duì)軟件缺陷的所謂第一版效應(yīng)，點(diǎn)狀工具的不兼容性等，并且不得不依賴外部供應(yīng)商才能解決此類問(wèn)題。
　　經(jīng)過(guò)多年的發(fā)展，F(xiàn)PGA供應(yīng)商已經(jīng)從技術(shù)跟隨者的角色轉(zhuǎn)變?yōu)槁氏炔捎妙I(lǐng)先器件技術(shù)的創(chuàng)新者。這使得他們可大大縮小ASIC和FPGA之間的每邏輯門成本差距。例如，Xilinx公司在Spartan-3系列中很早采用了90nm、300mm工藝設(shè)計(jì)，使得100萬(wàn)門器件的價(jià)格達(dá)到20美元以下?？紤]到與結(jié)構(gòu)化ASIC和標(biāo)準(zhǔn)單元ASIC相關(guān)的額外NRE成本和掩膜費(fèi)用，F(xiàn)PGA價(jià)格甚至更有吸引力。還需要考慮到開(kāi)發(fā)工具和培訓(xùn)的絕對(duì)成本。
　　對(duì)于一家企業(yè)來(lái)說(shuō)，由于工程開(kāi)發(fā)延遲而失去市場(chǎng)機(jī)會(huì)可能是最昂貴的成本。在快速變化的市場(chǎng)中，設(shè)計(jì)返工造成的三個(gè)月時(shí)間延遲決定了成功還是失敗。因此，ASIC設(shè)計(jì)小組必須在盡快交付設(shè)計(jì)定案和小心地避免嚴(yán)重的錯(cuò)誤之間進(jìn)行微妙的平衡。為避免此類風(fēng)險(xiǎn)，設(shè)計(jì)小組被迫將大量精力用于設(shè)計(jì)驗(yàn)證。FPGA沒(méi)有這些風(fēng)險(xiǎn)，因?yàn)樗鼈兪强芍匦戮幊痰模⑶铱梢岳肅hipScope進(jìn)行實(shí)時(shí)調(diào)試。因此，F(xiàn)PGA設(shè)計(jì)時(shí)間大大縮短了。