新聞中心

EEPW首頁 > 消費電子 > 設計應用 > 低功耗CMOS電壓基準源的設計

低功耗CMOS電壓基準源的設計

作者: 時間:2008-10-09 來源:EDN 收藏

  1 引 言

本文引用地址:http://m.butianyuan.cn/article/88543.htm

  電壓基準可以在溫度及電源電壓變化環(huán)境中提供穩(wěn)定的參考電壓,被廣泛應用于比較器,A/D,D/A轉換器,信號處理器等集成電路中。目前已有不少和工藝的電壓基準應用于實際中,并且獲得了很高的精度和穩(wěn)定性。然而隨著各種便攜式移動通信和計算產(chǎn)品的普及,對電池的需求大大加強,但是電池技術發(fā)展相對落后,降低電路的功耗成為IC設計關注的一個焦點;電路的功耗會全部轉換成熱能,過多的熱量會產(chǎn)生焦耳熱效應,加劇硅失效,導致可靠性下降,而快速散熱的要求又會導致封裝和制冷成本提高;同時功耗大將導致溫度高,載流子速度飽和,IC速度無法再提升;并且功耗降低,散熱減少,也能減少對環(huán)境的影響。因此,功耗已成為超大規(guī)模集成電路設計中除速度,面積之外需要考慮的第三維度。

  傳統(tǒng)的帶隙面積大、功耗大、不適應低功耗小面積的要求。本文立足于低功耗、小面積、利用工作于弱反型區(qū)的特點,對傳統(tǒng)的帶隙電壓基準源做出改進,設計了一款最大消耗380 nA電流的電壓基準源,大大減小了面積,且與CMOS工藝兼容,同時提出一種新的不耗電的啟動電路。本文先介紹傳統(tǒng)典型帶隙基準電路的原理與功耗組成,提出改進電路結構,并進行分析,最后給出基于0.5μm CMOS工藝模型的仿真結果和測試結果。

  2 傳統(tǒng)帶隙電壓基準源

  傳統(tǒng)帶隙基準源如圖1所示。

  由產(chǎn)生電路,負產(chǎn)生電路,放大器,加法器組成。原理是由Q1,Q2兩個PNP三極管和電阻R3產(chǎn)生電流,流過電阻R2產(chǎn)生PTAT電壓,再疊加上Q2的負PTAT電壓Vbe,通過合理調(diào)整電阻R2和R3的比例產(chǎn)生與溫度無關的電壓基準。A是為了保證B,C兩點電壓相等。

  這種結構需要三極管、以及若干電阻,面積比較大。其工作時電流由3部分組成:Q1支路的集電極電流;Q2支路的集電極電路,A的工作電流。其中Q1,Q2支路的電流為VTln N/R3,其中VT=kT/q;q是電荷常量;k是波爾滋曼常數(shù);T是絕對溫度;N是三極管Q2與Q1的比值,通常為8,同時要達到好的性能運算放大器的電流不能太小以使工作于飽和區(qū)。通常傳統(tǒng)帶隙電壓基準源消耗電流不小于10μA。

  3 弱反型區(qū)模型

  本文利用了工作在弱反型區(qū)晶體管的特點,對傳統(tǒng)帶隙電壓基準電路進行了改進。工作在弱反型區(qū)的晶體管特性模型假設:

  (1)晶體管溝道長度足夠長,溝道長度近似成立,并且溝道長度調(diào)制效應可以忽略;

  (2)空間電荷區(qū)的產(chǎn)生電流可以忽略;

  (3)表面態(tài)密度和表面勢的波動可以忽略。

  在這些假設之下,工作在弱反型區(qū)的晶體管的I-V特性可以表示為:

  ID0是特征電流;S是晶體管的寬長比;n是斜率因子;VG,VS,VD分別為晶體管柵、源、漏端與襯底的電壓差。當晶體管由相同的VS電壓偏置時,斜率因子n是常數(shù),ID0也可以認為是常數(shù)。由式(1)可以看出,當VD-VS》0時,弱反型工作的MOS晶體管與三極管的直流傳輸特性一致。

  4 電路實現(xiàn)

  圖2為本文改進的電壓基準源的原理示意圖。電壓基準電路由3部分組成:啟動電路、PTAT產(chǎn)生電路和輸出電路。輸出電路包括電流放大和電壓疊加。

  PTAT電路由M6-M13和R1構成,利用其工作在弱反型區(qū)晶體管的特點,取代了傳統(tǒng)的三極管PTAT產(chǎn)生電路,且不需要運算放大器,面積大大減小,弱反型區(qū)晶體管特性令工作功耗大大降低。P型晶體管M6與M7組成第一對電流鏡,增益為S7/S6,N型晶體管M12與M13組成第二對電流鏡,增益為S12/S13,只要2路電流足夠小,電阻R1的影響就可以忽略,2路電流相等。M6~M13組成一個閉合環(huán)路,環(huán)路的增益為2組電流鏡增益的乘積。其中晶體管M6與M7的寬長比要足夠大,工作在弱反型區(qū),M12與M13溝道長度要足夠長,工作在飽和區(qū)。M8,M9和M10,M11分別與M6,M7和M12,M13構成共源共柵結構,增大阻抗,提高基準電壓源的電源抑制比。環(huán)路的起始增益大于1令兩支路的電流增加,直到平衡則增益降為1,電阻R1上的壓降為VR1。根據(jù)公式(1),VR1可以表示為:

  則流過電阻R1的電流為:

  由式(3)可以看出,電流IR只與晶體管寬長比,電阻R1,斜率因子n;波爾滋曼常數(shù)k,絕對溫度T有關,與電源電壓無關,是與溫度成正比的PTAT電流。

  電壓基準輸出電路由晶體管M14~M19,以及電阻R2,三極管Q1,電容C2組成。M18與M19鏡像PTAT電流同時M15與M17鏡像M18,M19支路的PTAT電流,組成電流放大,采用共源共柵結構是為了鏡像更準確。PTAT電流流過電阻R2,產(chǎn)生與溫度成正比的PTAT電壓,此PTAT電壓和二極管方式連接的三極管Q1的Vbe電壓疊加,產(chǎn)生與溫度無關的基準電壓,電容C2是為了濾波,降低噪聲。

 

  其中Eg為硅的帶隙能量;m為遷移率的溫度系數(shù)常數(shù)。 



評論


相關推薦

技術專區(qū)

關閉