SoC與SiP各有千秋 兩者之爭仍將繼續(xù)

　　對生命周期相對較長的產(chǎn)品來說，SoC將繼續(xù)作為許多產(chǎn)品的核心；而若對產(chǎn)品開發(fā)周期要求高、生命周期短、面積小、靈活性較高，則應(yīng)使用SiP。

　　現(xiàn)代集成技術(shù)已經(jīng)遠(yuǎn)遠(yuǎn)超越了過去40年中一直以摩爾定律發(fā)展的CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)工藝。人們正在為低成本無源元件集成和MEMS(微機(jī)電系統(tǒng))傳感器、開關(guān)和振蕩器等電器元件開發(fā)新的基于硅晶的技術(shù)。這意味著與集成到傳統(tǒng)CMOS芯片相比，可以把更多的功能放到SiP封裝(系統(tǒng)級封裝)中，這些新技術(shù)并不會替代CMOS芯片，而只是作為補(bǔ)充。

　　如果沒有足夠的理由使用SiP，SoC將繼續(xù)作為許多產(chǎn)品的核心，尤其是對生命周期相對較長的產(chǎn)品來說。若對產(chǎn)品開發(fā)周期要求高、生命周期短、面積小、靈活性較高，則應(yīng)使用SiP。SiP的另一個應(yīng)用領(lǐng)域是那些采用高級CMOS不能簡單實(shí)現(xiàn)所需功能的產(chǎn)品，如MEMS和傳感器應(yīng)用，以及要求有完整的系統(tǒng)解決方案的產(chǎn)品。

　　SiP縮短產(chǎn)品開發(fā)周期

　　在國際半導(dǎo)體技術(shù)路線圖(ITRS)的推動下，摩爾定律的預(yù)言一再地被半導(dǎo)體行業(yè)的技術(shù)進(jìn)步所印證，而CMOS工藝則一直是實(shí)現(xiàn)芯片晶體管時密度最高、成本最低的半導(dǎo)體工藝。如果產(chǎn)品能用CMOS工藝來制造，而且設(shè)計(jì)速度足夠快，能夠滿足產(chǎn)品開發(fā)周期期限并實(shí)現(xiàn)大批量銷售，那么系統(tǒng)級芯片(SoC)幾乎總是最便宜、體積最小的解決方案。

　　例如，65nmCMOS工藝能將80萬門電路封裝到1mm 2的芯片上，45nm CMOS工藝則已經(jīng)把160萬門電路封裝到1mm 2的芯片上。在成本方面，先進(jìn)的 CMOSSoC，如NXP為汽車無線電或數(shù)字電視處理器開發(fā)的數(shù)字信號處理集成電路，實(shí)現(xiàn)了先進(jìn)的多媒體功能，價(jià)格卻只有幾美元。

　　此外，CMOS不再局限于數(shù)字系統(tǒng)。最新的CMOSIP(半導(dǎo)體知識產(chǎn)權(quán))庫提供了廣泛的系列模擬信號和混合信號功能，另外還將提供RF(射頻)功能，可以把完整的RF功能集成到SoC中。

　　除其他因素外，數(shù)字功能、模擬功能、RF功能和存儲功能是否集成到SoC中很大程度上取決于市場對產(chǎn)品設(shè)計(jì)周期的要求。在日新月異的移動通信市場中，產(chǎn)品周期短，滿足產(chǎn)品開發(fā)周期至關(guān)重要。

　　在理想情況下，客戶青睞于真正的即插即用元件，這些元件能得到可復(fù)制的參考設(shè)計(jì)支持，這使得SiP解決方案非常流行。根據(jù)客戶的需要，客戶只要改變一個或幾個IC(集成電路)芯片，其他IC保持不變，就可以實(shí)現(xiàn)新產(chǎn)品。

　　如果要追求更低的成本，當(dāng)然也可以把這些單個的IC芯片集成到SoC中，但這需要時間。將若干單獨(dú)的芯片封裝在一起，不僅提供了靈活性，而且降低了基板面積，因?yàn)樾酒梢詫盈B在一起。這些功能在移動通信市場中具有重要意義。

　　例如，NXPNFC(近距離無線通訊技術(shù))PN65N就是移動通信產(chǎn)品中使用的一種SiP。一個NFC控制器集成電路和一個安全控制器集成電路層疊在一起，中間有一個硅晶墊圈。之所以選擇SiP，是基于產(chǎn)品開發(fā)周期、靈活性和降低面積等因素考慮。在家庭市場和汽車市場中，產(chǎn)品生命周期和設(shè)計(jì)周期比較長，許多產(chǎn)品使用SoC。大型SoC可能需要幾個月的設(shè)計(jì)工時。但是，如果市場足夠大，壽命足夠長，那么可以持續(xù)開發(fā)SoC版本，根據(jù)客戶需求來降低系統(tǒng)成本。

　　兩種技術(shù)各有千秋

　　如果SiP解決方案比SoC解決方案便宜，那么即使家庭市場和汽車市場也會使用SiP解決方案。例如，假設(shè)一個系統(tǒng)包含一個CPU(中央處理器)、多個硬件加速單元和大量的DRAM(動態(tài)隨機(jī)存儲器)，盡管僅僅通過基本的CMOS工藝就能制造DRAM，但為了有效地利用芯片面積，需要增加光刻次數(shù)，這就會明顯地提高芯片制造的成本。

　　大型存儲器通常使用優(yōu)化的工藝技術(shù)制成，這意味著存儲器和系統(tǒng)其余部分之間在生產(chǎn)技術(shù)方面有著明顯的差異。因此，雙芯片解決方案可能會變得很有吸引力，其中一個是CPU和硬件加速器芯片，另一個是DRAM芯片，使用層堆晶?；騊oP(堆疊封裝)方法將這兩顆芯片封裝在一起。正是在這類技術(shù)劃分中，理論上兩種晶粒都可以在CMOS工藝中實(shí)現(xiàn)，所以才出現(xiàn)了今天的SiP與SoC之爭。

　　系統(tǒng)使用SoC方案還是SiP方案，不僅取決于工藝技術(shù)的差異，而且還受到大量其他因素的影響，如成本、性能、尺寸、可靠性和設(shè)計(jì)難度。有意思的是，不一定因?yàn)橄到y(tǒng)能夠在單個CMOS工藝技術(shù)中得以實(shí)現(xiàn)，就要使用這種技術(shù)實(shí)現(xiàn)這個系統(tǒng)，還需要考慮其他因素。

　　如果技術(shù)劃分是所有SiP的核心，那么生產(chǎn)經(jīng)濟(jì)的高性能SiP的關(guān)鍵是正確實(shí)現(xiàn)這種技術(shù)劃分，這要求在系統(tǒng)結(jié)構(gòu)上全面了解應(yīng)用，以便考察把某種功能從一種技術(shù)實(shí)現(xiàn)方式轉(zhuǎn)到另一種方式所產(chǎn)生的后果。

　　在這里，擁有廣泛工藝技術(shù)的半導(dǎo)體制造商有著明顯的優(yōu)勢，因?yàn)樗麄兛梢詫ｉT設(shè)計(jì)SiP的各個元件，進(jìn)而來適應(yīng)選定的結(jié)構(gòu)。從不同制造商采購元件的模塊制造商則不可避免地會喪失這些元件設(shè)計(jì)的部分控制能力，從而使實(shí)現(xiàn)系統(tǒng)劃分的難度大大提高。


　　如果產(chǎn)品開發(fā)周期要求緊，且SiP提供的解決方案比SoC便宜，最好采用SiP解決方案。更重要的是，SiP實(shí)現(xiàn)了完整的系統(tǒng)解決方案，而高集成的CMOSSoC則略遜一籌，如數(shù)字系統(tǒng)經(jīng)常需要外部元件，如解耦電容、頻率參考晶體、定時電容和靜電放電保護(hù)網(wǎng)絡(luò)。例如，集成了RF收發(fā)器的SoC可能仍需要天線開關(guān)和濾波器等外部元件，我們必須設(shè)計(jì)并把這些元件組裝到印刷電路板上。而有了SiP，所有這些功能都可以集成到一個封裝中，而其能否實(shí)現(xiàn)只是取決于最終產(chǎn)品中提供的空間和成本。SiP占用的空間通常比較少，但在大多數(shù)情況下成本要高于使用分立元件。

　　面臨各自封裝技術(shù)挑戰(zhàn)

　　如前所述，轉(zhuǎn)向SiP解決方案必須有強(qiáng)有力的理由，不管這些理由是縮短產(chǎn)品開發(fā)周期、提高集成度、提高靈活性、減少面積還是降低成本。與生活中大多數(shù)東西一樣，SiP不只是擁有優(yōu)勢，它們也帶來了許多挑戰(zhàn)，最常被提及的一個就是其要求KGD(良裸晶)。

　　通過把一批IC和不同的元件安裝到傳統(tǒng)基板上實(shí)現(xiàn)系統(tǒng)，如印刷電路板，可以相對容易地確定和更換任何有問題的元件。如果把所有這些元件嵌入到SiP中，那么確定和更換問題元件則不會那么容易。也就是說，如果發(fā)現(xiàn)組裝的SiP有問題，那么其中的所有附加值就會失效。

　　使這種問題減到最小的最佳方式是在組裝前100%預(yù)先測試SiP的所有元件，與傳統(tǒng)IC制造和封裝相比，其帶來的晶圓探測和測試負(fù)擔(dān)大大提高。這是許多應(yīng)用中引入堆疊封裝(PoP)式SiP的原因之一，如處理器/DRAM組合，因?yàn)樘幚砥骱虳RAM以一種可測試的封裝形式存在，然后才把兩個分立的封裝熔接到一個PoP式SiP中。

　　在封裝要求上，SoC和SiP都面臨著各自的挑戰(zhàn)。在SiP中，多個晶粒需要組合到一個封裝中，可以使用的技術(shù)有并排引線鍵合、層疊晶粒、雙倒裝芯片技術(shù)或引線鍵合與倒裝芯片互聯(lián)技術(shù)相結(jié)合。具有挑戰(zhàn)性的技術(shù)包括加工和分揀超薄晶粒、懸掛晶粒上引線鍵合和低環(huán)引線鍵合以及新的晶粒黏合技術(shù)，如引線覆膜。

　　除現(xiàn)有技術(shù)外，業(yè)內(nèi)正在開發(fā)許多新技術(shù)。大多數(shù)技術(shù)進(jìn)一步改善了小型化和性能，如把晶粒內(nèi)嵌到模塊或封裝內(nèi)插板中，以及帶有通孔硅晶通路的3DIC技術(shù)。SoC也面臨著晶粒尺寸提高和焊盤間隙下降的挑戰(zhàn)。最大的挑戰(zhàn)在于，由于使用超低K電介質(zhì)，晶粒變得更脆、更易碎，進(jìn)而需要更細(xì)的引線，在引線鍵合時要特別小心，以避免損壞晶粒。另外必需調(diào)整全套材料，如澆鑄化合物以處理這些易碎晶粒。倒裝芯片SoC的主要問題是間隙下降及大晶粒的可靠性問題。