DuSLIC-xT高能效、低功耗、單芯片CODEC/SLIC解決方案(07-100)

　　降低功耗

　　降低器件總功耗的重要意義有兩方面。第一，就是節(jié)省功率，尤其是在“功率預(yù)算”有限的情況下。第二，維持性能。耗散的功率會(huì)轉(zhuǎn)變成芯片散發(fā)的熱量，并繼而形成系統(tǒng)散熱。因此，高功耗會(huì)導(dǎo)致系統(tǒng)性能因過熱而降低。DUSLIC-xT設(shè)立了全新的行業(yè)基準(zhǔn)，其功耗最多可比當(dāng)今最出色的同類解決方案低20%。主要原因是該解決方案實(shí)現(xiàn)了經(jīng)優(yōu)化的DC/DC電源電壓轉(zhuǎn)換技術(shù)、全新“平衡振鈴概念”和超低功耗待機(jī)模式。

　　借助經(jīng)優(yōu)化的DC/DC電源電壓轉(zhuǎn)換技術(shù)，實(shí)現(xiàn)低功耗

　　一般而言，DC/DC升/降壓轉(zhuǎn)換器負(fù)責(zé)轉(zhuǎn)換和控制SLIC的電源電壓，即，將可用的正電源電壓(VS，3.3V至40V)，轉(zhuǎn)換成負(fù)的SLIC電池電源電壓(VN)。集成式控制電路和幾個(gè)外部功率部件(開關(guān)晶體管、電感器、二極管和電容器)，可以使VN隨時(shí)保持最低值。除這些顯而易見的優(yōu)勢外，基于DuSLIC-xT的系統(tǒng)的高壓電源設(shè)計(jì)也很輕松，從而有助于確保不論在任何線路條件下，最大限度地降低任何運(yùn)行模式下的功耗。

　　利用平衡振鈴概念，降低功耗

　　傳統(tǒng)上，由于SLIC會(huì)在振鈴階段產(chǎn)生高電壓，致使振鈴模式成為功耗最高的模式。為此，英飛凌推出了全新“平衡振鈴概念”，來最大限度地降低功耗和發(fā)熱量。利用這種獨(dú)特的特性，DUSLIC-xT的功耗最多可比市場上的競爭性解決方案低50%。

圖3 采用英飛凌最新“平衡振鈴概念”的振鈴模式的功耗

　　這種概念的主要思路是將眾所周知的靜態(tài)DC饋電的“最低電池電壓”概念，引入緩慢變化的振鈴信號(hào)。然而，最高效和最廉價(jià)實(shí)現(xiàn)的結(jié)合，要求新的信號(hào)形狀，如圖3所示。圖中，VTip和VRing兩個(gè)線路電壓交替在半個(gè)振鈴周期中表現(xiàn)出半個(gè)負(fù)的正弦波，并在另一半振鈴周期中，保持接近零值。相比于標(biāo)準(zhǔn)的平衡波形，線路上的差分電壓VTR保持不變的大正弦波。生成電源電壓VN(粉色線)，以追隨VTip和VRing的負(fù)包絡(luò)線。SLIC的壓差始終保持最低，從而降低了因之產(chǎn)生的片上功耗。

　　雖然最終用戶終端通常需要在不超過幾十米的短環(huán)路上發(fā)送語音信號(hào)，但局端(CO)語音系統(tǒng)則必須在長達(dá)數(shù)公里的距離上傳輸語音信號(hào)。因此，必須實(shí)現(xiàn)更加強(qiáng)健的振鈴模式。DuSLIC-xT在VoIP用戶終端中實(shí)現(xiàn)了英飛凌大獲成功的局端器件中采用的局端級(jí)振鈴技術(shù)，以確保最靈活、最杰出的振鈴性能。

　　超低功耗模式

　　DuSLIC-xT實(shí)現(xiàn)了面向待機(jī)運(yùn)行的超低功耗模式。在掛機(jī)模式下，可以關(guān)閉除DC/DC轉(zhuǎn)換之外的所有芯片功能。在這種模式下，相比于競爭對(duì)手的解決方案，DuSLIC-xT芯片的功耗最多可以降低30%。由于該器件在大多數(shù)時(shí)候都處于待機(jī)狀態(tài)，因此，從長期來堪，可以大幅降低功耗。在超低功耗模式下，DC/DC轉(zhuǎn)換器負(fù)責(zé)執(zhí)行掛機(jī)檢測功能。

　　減少系統(tǒng)成本

　　DuSLIC-xT是一個(gè)高度集成的器件，融合了所有必需的SLIC和CODEC功能。外形尺寸僅為14 x 14 mm?的DuSLIC-xT有助于減小線路接口單元的尺寸，最多可比市場上的分立式解決方案小40%。

　　DuSLIC-xT的電源電壓范圍為3.3V至40V，并且無需穩(wěn)壓調(diào)節(jié)，從而節(jié)省了成本。可支持5V電源的DuSLIC-xT特別適于基于USB的系統(tǒng)。

　　DuSLIC-xT僅需少量外部組件即可實(shí)現(xiàn)完備的語音系統(tǒng)功能。這要?dú)w功于基于英飛凌獨(dú)一無二的性能超強(qiáng)的170V處理技術(shù)的芯片高壓阻抗性能。由于該芯片能夠承受較高電壓(比競爭性解決方案高將近15%)，系統(tǒng)設(shè)計(jì)師不必費(fèi)力設(shè)計(jì)外部組件來保護(hù)芯片免受電源浪涌的損害，同時(shí)又能確保語音質(zhì)量超出所有全球標(biāo)準(zhǔn)。這樣，取決于系統(tǒng)的技術(shù)規(guī)格和振鈴要求，芯片的總材料成本(BOM)可降至0.10至0.40美元。相比之下，采用集成式DC/DC轉(zhuǎn)換器的傳統(tǒng)的普通老式電話系統(tǒng)(POTS)解決方案的BOM約為0.60美元或更高。