CoreConsole簡化FPGA系統(tǒng)級設(shè)計

Actel公司宣布推出名為CoreConsole的IP開發(fā)平臺 (IDP)，有助于簡化以FPGA為基礎(chǔ)系統(tǒng)級應(yīng)用的構(gòu)建。利用CoreConsole，設(shè)計人員可以迅速組建以FPGA為基礎(chǔ)設(shè)計的元件，包括系統(tǒng)處理器、可配置微處理器子系統(tǒng)及互連總線。該工具將發(fā)揮重要的作用，協(xié)助以Flash為基礎(chǔ)單芯片Actel FPGA引進全新ARM7 系列軟IP微處理器CoreMP7的開發(fā) (有關(guān)CoreMP7的詳情另見新聞稿 “Actel 推出業(yè)界第一個專為FPGA而優(yōu)化的軟ARM系列處理器”)。CoreConsole IDP能讓用戶專注于系統(tǒng)而非個別元件，因此可及早進行系統(tǒng)級評估，大大縮短整個系統(tǒng)的開發(fā)時間。

Actel應(yīng)用和IP方案高級總監(jiān)Yankin Tanurhan說：“CoreConsole豐富的功能和易于使用的圖形用戶界面大大簡化了Actel的CoreMP7軟IP微處理器在FPGA中的實現(xiàn)。這工具的開發(fā)表明Actel一直堅守承諾：不斷推進業(yè)界領(lǐng)先的ARM7系列在可編程邏輯器件上的應(yīng)用，讓所有設(shè)計人員都可進行以FPGA為基礎(chǔ)的系統(tǒng)開發(fā)工作?！?

強大的子系統(tǒng)構(gòu)建工具

采用Actel的CoreMP7 進行系統(tǒng)級設(shè)計需要在微處理器內(nèi)核周圍引進一個支持子系統(tǒng)。該子系統(tǒng)內(nèi)容包括中斷控制器、內(nèi)存控制器、計時器、串連接口、I/O端口和上電復(fù)位 (POR) 電路，如以人手引進工序既繁瑣又費時。利用CoreConsole便能簡化該子系統(tǒng)的引進和配置，通過自動實現(xiàn)部件的組構(gòu)，讓用戶在圖形界面上完成子系統(tǒng)的功能裝配，從而將開發(fā)時間從數(shù)日縮短到數(shù)分鐘。


高效的IP供應(yīng)系統(tǒng)和IP塊銜接管理器
在開發(fā)過程的設(shè)計入門階段中，CoreConsole是個總線中樞工具，自動將IP內(nèi)核連接到互連總線。該工具配有IP塊銜接管理器，能將IP塊 (包括用戶IP) 輕松地銜接成為可進行合成和模擬的RTL，并可在Actel的Libero 集成設(shè)計環(huán)境 (IDE) 中使用。此外，CoreConsole 還配有一個IP庫，可提供存取至Actel 的CoreMP7、子系統(tǒng)元件及其它由Actel DirectCore系列授權(quán)的IP，以及來自Actel的CompanionCore伙伴的第三方IP。

CoreConsole是在RTL之上的抽象層面上實現(xiàn)，并獨立于互連總線、處理器、子系統(tǒng)和各IP塊，因此適用于不同的互連標準、未來的處理器IP，以及各式廣泛的IP塊。此外，CoreConsole還提供所有相關(guān)的IP軟件驅(qū)動器，以配合微處理器軟件程序開發(fā)工具的使用。

CoreConsole工具的Windows? 用戶界面具備圖形化、直觀和易用的優(yōu)點，支持處理器子系統(tǒng)功能、Actel DirectCore、CompanionCore和用戶自定IP塊的實施和配置。IP與總線銜接后，CoreConsole便會生成一個系統(tǒng)互連測試臺，可用來驗證和調(diào)試FPGA構(gòu)件中的設(shè)計連接。

SPIRIT標準兼容
CoreConsole采用SPIRIT (Structure for Packaging, Integrating and Re-using IP within Tool-flows) 計劃定義的方法，包含基于XML編碼的基底結(jié)構(gòu)，允許設(shè)計人員使用其SPIRIT標準兼容的內(nèi)核，并保證不同廠商之間的IP能輕松轉(zhuǎn)移。