新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 龐大芯片設(shè)計(jì)成本拖慢制程節(jié)點(diǎn)演進(jìn)?

龐大芯片設(shè)計(jì)成本拖慢制程節(jié)點(diǎn)演進(jìn)?

作者: 時間:2009-09-10 來源:SEMI 收藏

  我們已經(jīng)聽到不少關(guān)于成本攀升,以至于延后了技術(shù)節(jié)點(diǎn)進(jìn)展的狀況。芯片業(yè)者紛紛改抱無晶圓廠()或輕晶圓廠()業(yè)務(wù)模式,借以將采購與維護(hù)資本設(shè)備的龐大成本轉(zhuǎn)嫁他人(不包括制程技術(shù)開發(fā))。

本文引用地址:http://m.butianyuan.cn/article/97989.htm

  但就算仰賴晶圓代工廠,邁向下一個技術(shù)節(jié)點(diǎn)并沒有因此便宜多少;因此,看來會有越來越少的芯片業(yè)者能跟上尖端科技的水平。

  那么設(shè)計(jì)成本究竟多高?過去幾個月以來,有不少人隨口估計(jì)32/28納米節(jié)點(diǎn)的龐大成本;回溯到1月份,執(zhí)行長Moshe Gavrielov引述了一些(來自Chartered Semiconductor與Synopsys的)數(shù)據(jù)估計(jì),組件的設(shè)計(jì)成本將達(dá)到7,500萬美元。

  此外還有人估計(jì)得付出1,200萬美元的額外NRE (光罩)費(fèi)用──而我們以上說的這些數(shù)字只是芯片開始生產(chǎn)之前得花的錢。

  有人告訴我,Gavrielov等人對設(shè)計(jì)成本的估計(jì)過高,盡管設(shè)計(jì)芯片的成本確實(shí)不小,該費(fèi)用門坎會在人們掌握了技術(shù)竅門之后快速下降。而在過去15年來,一次又一次讓我印象深刻的技術(shù)節(jié)點(diǎn)演進(jìn)總是合理的,其市場機(jī)會也很大;因?yàn)樾阅艿奶嵘?、功耗的降低,以及能以更低的成本制造更小尺寸組件實(shí)在太吸引人。

  所以8,700美元的設(shè)計(jì)與光罩成本還是合理的?就算這樣的金額估計(jì)非常不精確,還是會讓人們卻步;這里面有大部分是沉沒成本(sunken cost),而有多少芯片能賺得到8,700萬美元?有很多設(shè)計(jì)是否能回收投資都是個大問題;甚至是一顆原本采用45納米技術(shù)且在市場賣得不錯的組件,值得花8,700萬美元讓它邁向下一個制程節(jié)點(diǎn)嗎?



評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉