fpga 文章進(jìn)入 fpga技術(shù)社區(qū)

FPGA研發(fā)之道(15)-設(shè)計(jì)不是湊波形（五）接口設(shè)計(jì)

　　作為FPGA工程師來(lái)說(shuō)，碰到新的問(wèn)題是設(shè)計(jì)中最常見(jiàn)的事情了，技術(shù)發(fā)展趨勢(shì)日新月異，所以經(jīng)常會(huì)有新的概念，新的需求，新的設(shè)計(jì)等待去實(shí)現(xiàn)。不是每個(gè)通過(guò)BAIDU或者GOOGLE都有答案。　　因此，新的設(shè)計(jì)經(jīng)常會(huì)有，那如何實(shí)現(xiàn)? 　　假設(shè)，F(xiàn)PGA需要設(shè)計(jì)一個(gè)接口模塊，那我們就需要了解一下幾個(gè)問(wèn)題：　　(1) 同步接口還是異步接口模塊; 　　(2) 有哪些信號(hào)，功能是什么? 　　(3) 信號(hào)之間時(shí)序關(guān)系是什么? 　　(4) 傳遞的效率能夠達(dá)到多少; 　　(5) 等等! 　　誰(shuí)會(huì)給予這些答
關(guān)鍵字： FPGA 測(cè)試接口

FPGA研發(fā)之道(14)寫(xiě)在coding之前的鐵律

　　寫(xiě)在coding之前的那些鐵律　　(1)注釋：好的代碼首先必須要有注釋，注釋至少包括文件注釋，端口注釋，功能語(yǔ)句注釋。　　文件注釋：文件注釋就是一個(gè)說(shuō)明文：這通常在文件的頭部注釋，用于描述代碼為那個(gè)工程中，由誰(shuí)寫(xiě)的，日期是多少，功能描述，有哪些子功能，及版本修改的標(biāo)示。這樣不論是誰(shuí)，一目了然。即使不寫(xiě)文檔，也能知道大概。　　接口描述：module的接口信號(hào)中，接口注釋描述模塊外部接口，例如AHB接口，和SRAM接口等等。這樣讀代碼的人即可能夠判斷即模塊將AHB接口信號(hào)線轉(zhuǎn)換成SRAM接口
關(guān)鍵字： FPGA coding 時(shí)序

基于FPGA的LCD顯示遠(yuǎn)程更新

　　1 項(xiàng)目背景　　1.1 研究背景　　LCD顯示屏的應(yīng)用越來(lái)越廣，數(shù)量越來(lái)越多。LCD顯示屏應(yīng)用廣泛，無(wú)處不在。小到家庭各種電器設(shè)備，大到軍事設(shè)備。更常見(jiàn)是用于各種公共場(chǎng)合如體育館、廣場(chǎng)等商業(yè)用途。給我們傳遞一種更為直觀、生動(dòng)的信息。從此我們的生活發(fā)生了巨大改變。巨大的應(yīng)用巨大的市場(chǎng)帶來(lái)了巨大的商機(jī)。傳統(tǒng)的顯示器大多采用控制系統(tǒng)與顯示界面集成在一起的方案，不便于實(shí)時(shí)管理與有效維護(hù)，不便于及時(shí)更新;也不便于人親臨惡劣的工作環(huán)境下進(jìn)行人為操控。LED顯示屏用戶迫切需要實(shí)現(xiàn)對(duì)LED顯示屏的遠(yuǎn)程控制。
關(guān)鍵字： FPGA LCD Microblaze

基于FPGA的Viterbi譯碼器設(shè)計(jì)及實(shí)現(xiàn)

　　卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無(wú)線通信等各種通信系統(tǒng)的信道編碼方式。Viterbi算法是一種最大似然譯碼算法。在碼的約束度較小時(shí)，它比其它概率譯碼算法效率更高、速度更快，譯碼器的硬件結(jié)構(gòu)比較簡(jiǎn)單。隨著可編程邏輯技術(shù)的不斷發(fā)展，其高密度、低功耗、使用靈活、設(shè)計(jì)快速、成本低廉、現(xiàn)場(chǎng)可編程和反復(fù)可編程等特性，使FPGA逐步成為Viterbi譯碼器設(shè)計(jì)的最佳方法。項(xiàng)目目的是用FPGA實(shí)現(xiàn)一個(gè)Viterbi譯碼器。　　一、譯碼器功能分析　　譯碼器是一種具有“翻譯”功能的邏輯電路，這
關(guān)鍵字： FPGA Viterbi 譯碼器

基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)

　　項(xiàng)目研究的目的和主要研究?jī)?nèi)容　　研究目的　　為了遠(yuǎn)程對(duì)現(xiàn)場(chǎng)進(jìn)行設(shè)備管理和環(huán)境監(jiān)控，并簡(jiǎn)化現(xiàn)場(chǎng)監(jiān)控設(shè)備，有效地提高整個(gè)系統(tǒng)的穩(wěn)定性和安全性。擬開(kāi)發(fā)一款遠(yuǎn)程控制器，簡(jiǎn)稱RCM遠(yuǎn)控器。該遠(yuǎn)控器將集現(xiàn)場(chǎng)數(shù)據(jù)采集、多種通信協(xié)議轉(zhuǎn)換、故障告警、應(yīng)急控制、智能聯(lián)動(dòng)、內(nèi)嵌WEB配置頁(yè)等多項(xiàng)功能。　　主要研究?jī)?nèi)容　　1.遠(yuǎn)程監(jiān)控系統(tǒng) 　　遠(yuǎn)程監(jiān)控系統(tǒng)總體結(jié)構(gòu)(如圖1所示)，其中主要研究?jī)?nèi)容為RCM遠(yuǎn)控器。　　 ? 　　圖 1 　　遠(yuǎn)控器通過(guò)RJ45與TCP/IP網(wǎng)絡(luò)開(kāi)放式網(wǎng)絡(luò)相
關(guān)鍵字： FPGA DSP RCM

基于FPGA的脫機(jī)手寫(xiě)體漢字識(shí)別系統(tǒng)

　　1設(shè)計(jì)摘要　　1.1項(xiàng)目背景　　漢字作為非字母化、非拼音化的文字，在當(dāng)今高度信息化的社會(huì)里，如何快速高效地將漢字輸入計(jì)算機(jī)，已成為影響人機(jī)交流信息效率的一個(gè)重要瓶頸。目前，漢字輸入主要分為人工鍵盤(pán)輸入和機(jī)器自動(dòng)識(shí)別輸入兩種，其中人工鍵入速度慢且勞動(dòng)強(qiáng)度大。自動(dòng)識(shí)別輸入分為語(yǔ)音識(shí)別和漢字識(shí)別兩種，其中漢字識(shí)別是將漢字點(diǎn)陣圖形轉(zhuǎn)換成電信號(hào)，然后輸入給數(shù)字信號(hào)處理器或計(jì)算機(jī)進(jìn)行處理，依據(jù)一定的分類算法在漢字字符集合中識(shí)別出與之相匹配的漢字。因此，研究脫機(jī)手寫(xiě)體漢字識(shí)別的目的就是解決漢字信息如何高速輸
關(guān)鍵字： FPGA 神經(jīng)網(wǎng)絡(luò) 漢字識(shí)別

基于USB3.0和FPGA的多串口傳輸系統(tǒng)設(shè)計(jì)

　　多串口數(shù)據(jù)通信技術(shù)主要研究數(shù)據(jù)的多串口采集、存儲(chǔ)和處理。由于串口通信技術(shù)的廣泛應(yīng)用，使得多串口采集卡一直是研究的熱點(diǎn)，從早期的基于PCI總線的多串口數(shù)據(jù)采集卡到后來(lái)的基于USB的多串口數(shù)據(jù)采集卡，以及現(xiàn)在的基于USB3.0的多串口數(shù)據(jù)采集卡。　　PCI采集卡由于使用不方便，逐漸被淘汰，目前USB傳輸系統(tǒng)被廣泛應(yīng)用。USB2.0理論傳輸速度為480Mb/s，而USB3.0的傳輸速率可高達(dá)5Gb/s，且在USB2.0的基礎(chǔ)上又增加了超高速傳輸模式。本文設(shè)計(jì)的系統(tǒng)中有80個(gè)485傳輸通道，每個(gè)通道的速率
關(guān)鍵字： USB3.0 FPGA PCI

高云發(fā)布FPGA產(chǎn)品-朝云系列

　　廣東高云半導(dǎo)體科技股份有限公司(以下簡(jiǎn)稱“高云半導(dǎo)體”)今日宣布推出擁有完全自主知識(shí)產(chǎn)權(quán)的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)朝云™產(chǎn)品系列?？蓮V泛用于通信網(wǎng)絡(luò)、工業(yè)控制、工業(yè)視頻、服務(wù)器、消費(fèi)電子等領(lǐng)域，幫助用戶降低開(kāi)發(fā)風(fēng)險(xiǎn)，迅速克服產(chǎn)品上市時(shí)間帶來(lái)的挑戰(zhàn)。　　朝云™產(chǎn)品系列在目前FPGA市場(chǎng)上處于中密度范圍，邏輯單元從18K LUT到100K LUT。其中有兩個(gè)家族產(chǎn)品，分別為GW2A和GW3S。前者采用臺(tái)積電(TSMC)的55nm工藝，后者采用臺(tái)積電的
關(guān)鍵字：高云 FPGA GW2A

國(guó)產(chǎn)FPGA的“新聲”——高云半導(dǎo)體FPGA系列產(chǎn)品面世

　　2014年10月29日上海IC-China訊，廣東高云半導(dǎo)體科技股份有限公司(簡(jiǎn)稱高云半導(dǎo)體)今日召開(kāi)新產(chǎn)品發(fā)布會(huì)，宣布推出擁有我國(guó)完全自主知識(shí)產(chǎn)權(quán)的三大產(chǎn)品計(jì)劃：　　現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)朝云™產(chǎn)品系列; 　　現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)云源™設(shè)計(jì)軟件; 　　基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的IP軟核平臺(tái)—星核計(jì)劃。　　擁有完全自主知識(shí)產(chǎn)權(quán)的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)朝云™產(chǎn)品系列。　　
關(guān)鍵字： FPGA 高云朝云

基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化

　　隨著航空電子技術(shù)的不斷發(fā)展，現(xiàn)代機(jī)載視頻圖形顯示系統(tǒng)對(duì)于實(shí)時(shí)性等性能的要求日益提高。常見(jiàn)的系統(tǒng)架構(gòu)主要分為三種：　　(1)基于GSP+VRAM+ASIC的架構(gòu)，優(yōu)點(diǎn)是圖形ASIC能夠有效提高圖形顯示質(zhì)量和速度，缺點(diǎn)是國(guó)內(nèi)復(fù)雜ASIC設(shè)計(jì)成本極高以及工藝還不成熟。　　(2)基于DSP+FPGA的架構(gòu)，優(yōu)點(diǎn)是，充分發(fā)揮DSP對(duì)算法分析處理和FPGA對(duì)數(shù)據(jù)流并行執(zhí)行的獨(dú)特優(yōu)勢(shì)，提高圖形處理的性能;缺點(diǎn)是，上層CPU端將OpenGL繪圖函數(shù)封裝后發(fā)給DSP，DSP拆分后再調(diào)用FPGA，系統(tǒng)的集成度不高
關(guān)鍵字： FPGA DSP ASIC

高云半導(dǎo)體FPGA系列面世為國(guó)產(chǎn)FPGA注入活力

　　廣東高云半導(dǎo)體科技股份有限公司(簡(jiǎn)稱高云半導(dǎo)體)在IC-China上召開(kāi)新產(chǎn)品發(fā)布會(huì)，宣布推出擁有我國(guó)完全自主知識(shí)產(chǎn)權(quán)的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)朝云?產(chǎn)品系列、現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)云源?設(shè)計(jì)軟件、基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的IP軟核平臺(tái)——“星核計(jì)劃”三大產(chǎn)品。　　三大系列產(chǎn)品詳細(xì)情況如下：　　1.擁有完全自主知識(shí)產(chǎn)權(quán)的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)朝云?產(chǎn)品系列　　朝云?產(chǎn)品系
關(guān)鍵字：高云 FPGA

新思科技Synopsys與高云半導(dǎo)體就FPGA設(shè)計(jì)軟件簽署多年OEM協(xié)議

　　為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識(shí)產(chǎn)權(quán)(IP)及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司日前宣布：已與廣東高云半導(dǎo)體科技股份有限公司(Gowin Semiconductor)就Synopsys SynplifyPro FPGA綜合工具簽署一項(xiàng)多年OEM協(xié)議。該協(xié)議將使高云的客戶能夠改善邏輯綜合運(yùn)行時(shí)間，并為GowinGW2A/3S FPGA系列實(shí)現(xiàn)更高質(zhì)量的時(shí)序、面積及功耗設(shè)計(jì)。高云半導(dǎo)體已與Synopsys合作把Synplify Pro集成到用于其GW2A/3S FPGA系列的GOWINTM設(shè)計(jì)套件
關(guān)鍵字： Synopsys FPGA DSP

FPGA研發(fā)之道(13)-設(shè)計(jì)不是湊波形(三)RAM

　　在FPGA內(nèi)部資源中，RAM是較為常用的一種資源。　　通常實(shí)例化RAM中，一種使用為BLOCK RAM 也就是塊RAM 。另外資源可以通過(guò)寄存器搭，也就是分布式RAM。前者一般用于提供較大的存儲(chǔ)空間，后者則提供小的存儲(chǔ)空間。　　在實(shí)際應(yīng)用過(guò)程中，一般使用的包括，單端口、雙端口RAM，ROM等形式等不同的形式。實(shí)際應(yīng)用中FIFO也是利用RAM和邏輯一起實(shí)現(xiàn)的。　　對(duì)于一塊RAM中，其能夠例化的深度是有限的。例如cyclone4的RAM9k中可以例化的資源如下所示：　　 ?
關(guān)鍵字： FPGA RAM ROM

FPGA研發(fā)之道(12)-設(shè)計(jì)不是湊波形(二)FIFO(下)

　　FIFO在FPGA設(shè)計(jì)中除了上篇所介紹的功能之外，還有以下作為以下功能使用：　　(1) 內(nèi)存申請(qǐng) 　　在軟件設(shè)計(jì)中，使用malloc()和free()等函數(shù)可以用于內(nèi)存的申請(qǐng)和釋放。特別是在有操作系統(tǒng)的環(huán)境下，可以保證系統(tǒng)的內(nèi)存空間被動(dòng)態(tài)的分配和使用，非常的方便。如果在FPGA內(nèi)部實(shí)現(xiàn)此動(dòng)態(tài)的內(nèi)存分配和申請(qǐng)，相對(duì)來(lái)說(shuō)較為復(fù)雜，例如某些需要外部數(shù)據(jù)存儲(chǔ)且需動(dòng)態(tài)改變的應(yīng)用需求下，需要對(duì)FPGA外部DDR(或SRAM等)的存儲(chǔ)空間，進(jìn)行動(dòng)態(tài)的分配和釋放。通過(guò)使用FIFO作為內(nèi)存分配器，雖然比不上軟件
關(guān)鍵字： FPGA FIFO SRAM

FPGA研發(fā)之道(11)-設(shè)計(jì)不是湊波形(一)FIFO(上)

　　FIFO是FPGA內(nèi)部一種常用的資源，可以通過(guò)FPGA廠家的的IP生成工具生成相應(yīng)的FIFO。FIFO可分為同步FIFO和異步FIFO，其區(qū)別主要是，讀寫(xiě)的時(shí)鐘是否為同一時(shí)鐘，如使用一個(gè)時(shí)鐘則為同步FIFO，讀寫(xiě)時(shí)鐘分開(kāi)則為異步FIFO。一般來(lái)說(shuō)，較大的FIFO可以選擇使用內(nèi)部BLOCK RAM資源，而小的FIFO可以使用寄存器資源例化使用。　　一般來(lái)說(shuō)，F(xiàn)IFO的主要信號(hào)包括：　　實(shí)際使用中，可編程滿的信號(hào)(XILINX 的FIFO)較為常用，ALTERA的FIFO中，可以通過(guò)寫(xiě)深度(即寫(xiě)入
關(guān)鍵字： FPGA FIFO RAM