首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> ∑-△adc

適用于12 bit流水線ADC采樣保持電路的設(shè)計

  • 本文設(shè)計了一個可用于12 bit，20 MS／s流水線ADC中的采樣／保持電路。該電路使用CSMC公司的0.5μm CMOS工藝庫，在20 MS／s采樣頻率下，當(dāng)輸入信號的頻率為9.8193 MHz時，SFDR為76 dB，精度達(dá)0.012％，完全滿足12 bit要求。本文運用增益增強型折疊式運算放大器，以獲得較高的增益和帶寬。同時采用柵壓自舉開關(guān)，并通過對電路中的開關(guān)組合優(yōu)化，極大的提高了電路的線性性能；采用全差分結(jié)構(gòu)、底極板采樣來消除電荷注入和時鐘饋通。該采樣保持電路能夠直接應(yīng)用于高速高精度模／數(shù)轉(zhuǎn)換
  • 關(guān)鍵字： 保持  電路  設(shè)計  采樣  ADC  bit  流水線  適用于  

一種用于高速高精度ADC的電壓基準(zhǔn)源設(shè)計

  • 本文對電壓基準(zhǔn)源引起的ADC系統(tǒng)的DNL誤差進(jìn)行了建模分析，提出了一種采用二階曲率補償技術(shù)的電壓基準(zhǔn)源電路，該電路運用低噪聲兩級運放進(jìn)行箝位，同時在采用共源共柵電流鏡技術(shù)的基礎(chǔ)上加入了PSR提高電路。
  • 關(guān)鍵字： 基準(zhǔn)  設(shè)計  電壓  ADC  高速  高精度  用于  

利用FPGA和CPLD數(shù)字邏輯實現(xiàn)ADC

  • 數(shù)字系統(tǒng)的設(shè)計人員擅長在其印制電路板上用FPGA和CPLD將各種處理器、存儲器和標(biāo)準(zhǔn)的功能元件粘合在一起來實現(xiàn)數(shù)字設(shè)計。除了這些數(shù)字功能之外，F(xiàn)PGA和CPLD還可以使用LVDS輸入、簡單的電阻電容(RC)電路和一些FPGA或CP
  • 關(guān)鍵字： FPGA  CPLD  ADC  數(shù)字邏輯    

14位Pipeline ADC設(shè)計的帶隙電壓基準(zhǔn)源技術(shù)

  • 目前，基準(zhǔn)電壓源被廣泛應(yīng)用與高精度比較器，A/D，D/A轉(zhuǎn)換器，動態(tài)隨機存儲器等集成電路中?；鶞?zhǔn)電壓源是集成電路中一個重要的單元模塊。它產(chǎn)生的基準(zhǔn)電壓精度，溫度穩(wěn)定性和抗噪聲干擾能力直接影響到芯片，甚至整個
  • 關(guān)鍵字： 基準(zhǔn)  技術(shù)  電壓  設(shè)計  Pipeline  ADC  14位  

利用超小型ADC設(shè)計低功耗醫(yī)療設(shè)備方案

  • 利用超小型ADC設(shè)計低功耗醫(yī)療設(shè)備方案, 目前醫(yī)療設(shè)備的發(fā)展正在徹底變革家庭醫(yī)療保健市場，人們無需離開家門就能診斷出各種健康狀況。技術(shù)的發(fā)展使得便攜式自助護(hù)理保健系統(tǒng)成為現(xiàn)實，這些系統(tǒng)可以幫助人們監(jiān)視諸如血壓、血糖和體溫等重要指標(biāo)。
  • 關(guān)鍵字： ADC  低功耗  醫(yī)療設(shè)備  方案    

構(gòu)建完整工業(yè)ADC接口的微控制器和調(diào)制器

  • 構(gòu)建完整工業(yè)ADC接口的微控制器和調(diào)制器,設(shè)計師們通常使用0至20-mA和0到10V的隔離輸入作為工業(yè)應(yīng)用控制的信號。由隔離電源、AnalogDevicesAD7400調(diào)制器內(nèi)置隔離及TexasInstrumentsMSP430微控制器共同為工業(yè)設(shè)計師要求的一種完整、隔離且牢靠的模擬信號接口創(chuàng)
  • 關(guān)鍵字： 控制器  調(diào)制器  接口  ADC  完整  工業(yè)  構(gòu)建  

高速ADC采集系統(tǒng)電路設(shè)計的考慮及分析

  • 摘要：高性能ADC采集系統(tǒng)前端電路的設(shè)計及ADC本身固有的特點對系統(tǒng)性能的影響至關(guān)重要，優(yōu)化高速采樣系統(tǒng)設(shè)計取決于很多因素，包括應(yīng)用性質(zhì)、系統(tǒng)組成和ADC的結(jié)構(gòu)，本文主要介紹了使用放大器或變壓器作為ADC前端電路
  • 關(guān)鍵字： 考慮  分析  電路設(shè)計  系統(tǒng)  ADC  采集  高速  

使運算放大器的噪聲性能與ADC相匹配

  • 在混合信號應(yīng)用中，正確地選擇驅(qū)動模數(shù)轉(zhuǎn)換器 (ADC) 的運算放大器至關(guān)重要。設(shè)計人員必須要對一些問題進(jìn)行權(quán)衡，例如：放大器噪聲、帶寬、設(shè)置時間、ADC 信噪比 (SNR) 的壓擺率、無雜散動態(tài)范圍 (SFDR)、輸入阻抗以及
  • 關(guān)鍵字： ADC  運算放大器  性能    

用于時間交織ADC的高精度開環(huán)跟蹤保持電路設(shè)計

  • 0 引言 隨著數(shù)字通信系統(tǒng)的發(fā)展，高速數(shù)字處理系統(tǒng)對模擬信號和數(shù)字信號之間的轉(zhuǎn)換要求越來越高。目前高性能模數(shù)轉(zhuǎn)換器(ADC)的兩大主要發(fā)展方向是高速、中低精度ADC和低速、高精度ADC。前端TH電路通常是ADC設(shè)
  • 關(guān)鍵字： 跟蹤  保持  電路設(shè)計  高精度  ADC  時間  交織  用于  

Linear 推出低功率 ADC LTC2259-16

  • 　　凌力爾特公司 (Linear Technology Corporation) 推出低功率、16 位、無漏碼、80Msps 模數(shù)轉(zhuǎn)換器 (ADC) LTC2259-16，其功耗僅為 89mW，尚不及同類競爭 16 位解決方案的一半。LTC2259-16 為現(xiàn)有的 14 位低功率 LTC2259-14 ADC 系列提供了一種引腳兼容的升級，是具雙倍數(shù)據(jù)速率 (DDR) CMOS/LVDS 輸出的單通道 16 位 ADC 中功耗最低的一款。除了功率顯著降低之外，LTC2259-16 還擁有兩個旨在抑制數(shù)字反
  • 關(guān)鍵字： Linear  ADC  LTC2259-16  

艾科瑞德推出超高速數(shù)據(jù)采集處理平臺DSPEED-ADC_S4000

  • 　　北京艾科瑞德科技日前宣布，其采用業(yè)界頂級超高速10bit 2GSPS ADC的數(shù)據(jù)采集處理平臺DSPEED-ADC_S4000正式上市。該平臺采用兩片10bit 2GSPS ADC完成前端超高速模數(shù)轉(zhuǎn)換，配合兩片Xilinx Virtex-5系列高密度FPGA以及一顆TI高性能定點DSP TMS320C6455作為運算核心，集成大容量DDR2、FIFO等高速動態(tài)存儲器，可完成諸如數(shù)字下變頻、多級濾波、數(shù)據(jù)抽取、傅立葉變換等各種復(fù)雜的數(shù)字信號處理應(yīng)用及算法評估。平臺尺寸為6U cPCI工業(yè)標(biāo)準(zhǔn)，接插件上
  • 關(guān)鍵字： 艾科瑞德  ADC  FPGA  數(shù)據(jù)采集處理平臺  

基于FPGA的高速數(shù)字隔離型串行ADC及應(yīng)用

  • 1．引言目前，逆變器在很多領(lǐng)域有著越來越廣泛地應(yīng)用。對逆變器的研究具有十分重要的意義和廣闊的工...
  • 關(guān)鍵字： FPGA  ADC  高速數(shù)字隔離型  串行  

特定功能的放大器產(chǎn)品改善系統(tǒng)能力

  • 　　運算放大器 (Op Amp) 已經(jīng)出現(xiàn)很長時間了，實際上比半導(dǎo)體集成電路出現(xiàn)的時間都長。即使這樣，IC 設(shè)計師仍然繼續(xù)創(chuàng)新，以開發(fā)更小、更快、更準(zhǔn)確和功率更低的運算放大器。也許更有意義的是，在集成度更高的 IC 產(chǎn)品中，運算放大器正越來越多地用作基本構(gòu)件，而且每種 IC 產(chǎn)品都以特定種類的應(yīng)用為目標(biāo)。大多數(shù)電氣工程師對于某些基于放大器的產(chǎn)品是熟悉的。作為基于運算放大器的集成電路產(chǎn)品，比較器、儀表放大器和差分放大器得到了廣泛采用。這些產(chǎn)品執(zhí)行了有用的功能，而且一般情況下，與相同的分立運算放大器電路相比，
  • 關(guān)鍵字： Linear  放大器  ADC  

集成式微型模塊接收器縮小多樣化基站設(shè)計

  • 　　大多數(shù)完整的蜂窩基站收發(fā)器均基于一個中頻 (IF) 采樣架構(gòu)和用于主天線和分集天線的接收器鏈路。一種常見的配置是采用 14 位模數(shù)轉(zhuǎn)換器 (ADC)，在 140MHz IF 上以 122.88Msps 速率采樣。ADC 驅(qū)動器有一定的增益，以補償表面聲波 (SAW) 濾波器的插入損耗。考慮有兩個通道的基本配置，通過集成來縮小電路板空間很難，因為 ADC、其驅(qū)動器和所有附屬無源組件之間的工藝技術(shù)不兼容。不過，使用系統(tǒng)級封裝 (SiP) 技術(shù)可提供一種富有吸引力和可替代傳統(tǒng)芯片集成的方法。 　　LTM9
  • 關(guān)鍵字： Linear  接收器  ADC  基站  
共982條 50/66 |‹ « 48 49 50 51 52 53 54 55 56 57 » ›|

∑-△adc介紹

您好，目前還沒有人創(chuàng)建詞條∑-△adc!
歡迎您創(chuàng)建該詞條，闡述對∑-△adc的理解，并與今后在此搜索∑-△adc的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473