首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> 　xilinx

Xilinx Spartan-3A FPGA 的DDR2接口設(shè)計(jì)

  • 1 引言DDR2(Double DataRate2)SDRAM是由JEDEC(電子設(shè)備工程聯(lián)合委員會(huì))制定的新生代內(nèi)存技術(shù)標(biāo)準(zhǔn)，它與上一代DDR內(nèi)存技術(shù)標(biāo)準(zhǔn)最大的不同：雖然采用 時(shí)鐘的上升／下降沿同時(shí)傳輸數(shù)據(jù)的基本方式，但DDR2卻擁有2倍的DDR
  • 關(guān)鍵字： Spartan  Xilinx  FPGA  DDR2    

面向Xilinx嵌入式處理器的完整調(diào)試方案

  • FPGA最大的優(yōu)點(diǎn)在于其靈活性，可激發(fā)設(shè)計(jì)人員創(chuàng)造出無(wú)數(shù)不同的設(shè)計(jì)。然而，設(shè)計(jì)調(diào)試通常最后才加以考慮——如果還加以考慮的話，因此調(diào)試器通常要適應(yīng)系統(tǒng)的要求。好消息是一家在嵌入式領(lǐng)域耕耘近30年的公
  • 關(guān)鍵字： Xilinx  嵌入式處理器  調(diào)試  方案    

工程師分析實(shí)例，帶你走近Xilinx FPGA設(shè)計(jì)

  • 工程師分析實(shí)例，帶你走近Xilinx FPGA設(shè)計(jì),一.概述　　本文主要幫助大家熟悉利用ISE進(jìn)行Xilinx 公司FPGA 代碼開(kāi)發(fā)的基本流程。主要是幫助初學(xué)者了解和初步掌握 ISE 的使用，不需要 FPGA 的開(kāi)發(fā)基礎(chǔ)，所以對(duì)每個(gè)步驟并不進(jìn)行深入的討論。　　本文介紹的內(nèi)容從新
  • 關(guān)鍵字： FPGA  設(shè)計(jì)  Xilinx  走近  分析  實(shí)例  工程師  

FPGA全局時(shí)鐘資源相關(guān)Xilinx器件原語(yǔ)及使用

  • FPGA全局時(shí)鐘資源相關(guān)Xilinx器件原語(yǔ)及使用,FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元(IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動(dòng)都為最小。為了適應(yīng)復(fù)雜設(shè)
  • 關(guān)鍵字： Xilinx  器件  使用  相關(guān)  資源  全局  時(shí)鐘  FPGA  

賽靈思異構(gòu)3D FPGA難在哪兒

  • 不久前，All Programmable技術(shù)和器件的企業(yè)——賽靈思公司（Xilinx）正式發(fā)貨 Virtex-7 H580T FPGA—全球首款3D異構(gòu)All Programmable產(chǎn)品。 Virtex-7 HT采用賽靈思的堆疊硅片互聯(lián) (SSI)技術(shù)，是提供業(yè)界帶寬最高的FPGA，可提供多達(dá)16個(gè)28 Gbps收發(fā)器和72個(gè)13.1 Gbps收發(fā)器，也是能滿足關(guān)鍵Nx100G和400G線路卡應(yīng)用功能要求的單芯片解決方案。 為此，本刊訪問(wèn)了該公司負(fù)責(zé)人，澄
  • 關(guān)鍵字： Xilinx  賽靈思  3D  FPGA  all programmable  異構(gòu)  

Xilinx豐富FEC IP核鼎助網(wǎng)絡(luò)運(yùn)營(yíng)商降低運(yùn)營(yíng)和資本支出

  • All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )在摩納哥格里馬爾迪會(huì)議中心舉行的 2012 年 WDM 和下一代光網(wǎng)絡(luò)大會(huì)上宣布推出前向糾錯(cuò) (FEC) IP 核的延伸系列。該系列產(chǎn)品包括 GFEC、eFEC 和高增益 FEC(xFEC)解決方案，用于控制信號(hào)傳輸錯(cuò)誤，延長(zhǎng)傳輸距離，同時(shí)減少路線上再生器數(shù)量，從而有助于降低網(wǎng)絡(luò)運(yùn)營(yíng)商的運(yùn)營(yíng)支出和資本支出。
  • 關(guān)鍵字： Xilinx  FPGA  FEC  

第八屆Digilent Design Contest中國(guó)區(qū)大賽圓滿結(jié)束

  • 2012年6月9日，第八屆Digilent Design Contest中國(guó)區(qū)決選圓滿結(jié)束。本次大賽由上海德致倫電子科技有限公司(Digilent China)主辦，Xilinx大學(xué)計(jì)劃部、Cypress大學(xué)計(jì)劃部和Microchip大學(xué)計(jì)劃部承辦。上海德致倫電子科技有限公司總裁趙峰博士、美國(guó)Digilent公司技術(shù)總監(jiān)Josh Pederson、上海理工大學(xué)教授簡(jiǎn)獻(xiàn)忠老師、Xilinx資深工程師陸佳華先生和上海德致倫技術(shù)主管姚琪先生出席本次大賽并擔(dān)任評(píng)委。
  • 關(guān)鍵字： Xilinx  上海德致倫  

FPGA教學(xué):應(yīng)用與研究并重

  • 問(wèn)：您對(duì)“第三屆開(kāi)源硬件及嵌入式大賽”的哪些作品印象較深？ 答：一個(gè)就是浙大的“基于FPGA的M2M異構(gòu)虛擬化系統(tǒng)”設(shè)計(jì)，一個(gè)，還有太原理工大學(xué)?的AVS編碼FPGA實(shí)現(xiàn)。 問(wèn)：這次比賽是否公平公正？ 答：這個(gè)評(píng)選方式不是特別學(xué)術(shù)性的，有點(diǎn)是大家喜好的程度的海選。 問(wèn)：就是理論性的東西評(píng)選的分值相對(duì)占的低了一些？ 答：從最后的結(jié)果來(lái)看是這樣的。 問(wèn)：是否應(yīng)該專家的分?jǐn)?shù)權(quán)重還要更高一點(diǎn)？ 答：總的來(lái)說(shuō)我覺(jué)得名次不是最重要的，
  • 關(guān)鍵字： FPGA  Xilinx  教育  

采用Xilinx 和FPGA的DDR2 SDRAM存儲(chǔ)器接口控制器的設(shè)計(jì)

  • 采用Xilinx 和FPGA的DDR2 SDRAM存儲(chǔ)器接口控制器的設(shè)計(jì),本白皮書(shū)討論各種存儲(chǔ)器接口控制器設(shè)計(jì)所面臨的挑戰(zhàn)和 Xilinx 的解決方案，同時(shí)也說(shuō)明如何使用 Xilinx軟件工具和經(jīng)過(guò)硬件驗(yàn)證的參考設(shè)計(jì)來(lái)為您自己的應(yīng)用(從低成本的 DDR SDRAM 應(yīng)用到像 667 Mb/sDDR2 SDRAM 這樣的更
  • 關(guān)鍵字： 接口  控制器  設(shè)計(jì)  存儲(chǔ)器  SDRAM  Xilinx  FPGA  DDR2  采用  

基于FPGA狀態(tài)機(jī)的智能手推車多模式控制應(yīng)用

  • 摘要：本設(shè)計(jì)采用XILINX Spartan-3E系列FPGA芯片，在基于FPGA(現(xiàn)場(chǎng)可編程門陣列)器件的設(shè)計(jì)中，狀態(tài)機(jī)是目前應(yīng)用最普遍的設(shè)計(jì)方法之一。
  • 關(guān)鍵字： FPGA  XILINX  201205  

基于Xilinx-Spartan6 FPGA的MultiBoot設(shè)計(jì)的實(shí)現(xiàn)

  • 摘要 介紹了Multibool的兩種實(shí)現(xiàn)方法。通過(guò)Xilinx Spartan-6 FPGA的Multiboot特性，允許用戶一次將多個(gè)配置文件下載入Flash中，根據(jù)不同時(shí)刻的需求，在不掉電重啟的情況下，從中選擇一個(gè)來(lái)重配置FPGA，實(shí)現(xiàn)不同功能，
  • 關(guān)鍵字： Xilinx-Spartan  MultiBoot  FPGA    

基于FPGA的具有流量控制機(jī)制的高速串行數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)

  • 摘要：本文介紹了基于Xilinx Virtex-6 FPGA的高速串行數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)，系統(tǒng)包含AXI DMA和GTX串行收發(fā)器，系統(tǒng)增加了流量控制機(jī)制來(lái)保證高速數(shù)據(jù)傳輸?shù)目煽啃?。最后進(jìn)行了仿真測(cè)試，測(cè)試結(jié)果顯示系統(tǒng)可以高速可靠地傳輸數(shù)據(jù)。
  • 關(guān)鍵字： Xilinx  數(shù)據(jù)傳輸  DMA  201204  

XUP-Digilent TTP第二、三期培訓(xùn)成功舉辦

  • XUP(Xilinx大學(xué)計(jì)劃部)攜手Digilent China(上海德致倫)舉辦TTP(Target Teaching Platform)課程培訓(xùn)。第二、三期培訓(xùn)于4月7日、4月8日成功舉辦。
  • 關(guān)鍵字： 德致倫  Xilinx  

基于Xilinx軟件的FPGA系統(tǒng)設(shè)計(jì)方法介紹

  • 基于Xilinx軟件的FPGA系統(tǒng)設(shè)計(jì)方法介紹,Solution:在對(duì)FPGA設(shè)計(jì)進(jìn)行最初步的系統(tǒng)規(guī)劃的時(shí)候，需要進(jìn)行模塊劃分，模塊接口定義等工作。通常，我們只能在紙上進(jìn)行設(shè)計(jì)。雖然在紙上我們可以很隨意地書(shū)寫(xiě)，而用紙畫(huà)的不方便就在于，如果對(duì)某一個(gè)模塊進(jìn)行較大改動(dòng)
  • 關(guān)鍵字： 設(shè)計(jì)  方法  介紹  系統(tǒng)  FPGA  Xilinx  軟件  基于  

Xilinx FPGA開(kāi)發(fā)環(huán)境的安裝方法

  • Xilinx FPGA開(kāi)發(fā)環(huán)境的安裝方法,一、計(jì)算機(jī)硬件環(huán)境要求：
    1、操作系統(tǒng)：
    Microsoft Windows XP Home Edition SP2
    2、基本配置：
    A、處理器：Intel CPU T2050 1.6GHz
    B、內(nèi)存：512MB
    C、硬盤：60GB(其中軟件安裝的空問(wèn)需要3GB)補(bǔ)充
  • 關(guān)鍵字： 安裝  方法  環(huán)境  開(kāi)發(fā)  FPGA  Xilinx  
共721條 28/49 |‹ « 26 27 28 29 30 31 32 33 34 35 » ›|

　xilinx介紹

您好，目前還沒(méi)有人創(chuàng)建詞條　xilinx!
歡迎您創(chuàng)建該詞條，闡述對(duì)　xilinx的理解，并與今后在此搜索　xilinx的朋友們分享。    創(chuàng)建詞條

熱門主題

　Xilinx    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473