首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 動態(tài)功耗

FinFET對動態(tài)功耗的影響

  • 現(xiàn)在主要的代工廠都在生產(chǎn)FinFET晶體管，這些FinFET以創(chuàng)紀錄的速度實現(xiàn)了從設(shè)計到現(xiàn)貨產(chǎn)品的轉(zhuǎn)變。FinFET的發(fā)展普及一直都比較穩(wěn)定，因為與平面器件相
  • 關(guān)鍵字： FinFET  動態(tài)功耗  

射頻識別芯片設(shè)計中時鐘樹功耗的優(yōu)化與實現(xiàn)

  • 射頻識別芯片設(shè)計中時鐘樹功耗的優(yōu)化與實現(xiàn)-在RFID芯片中的功耗主要有模擬射頻前端電路，存儲器，數(shù)字邏輯三部分，而在數(shù)字邏輯電路中時鐘樹上的功耗會占邏輯功耗不小的部分。本文著重從降低數(shù)字邏輯時鐘樹功耗方面闡述了一款基于ISO18000-6 TypeC協(xié)議的UHF RFID標簽基帶處理器的的優(yōu)化和實現(xiàn)。##降低功耗主要方法##RTL階段手工加時鐘門控##綜合階段工具插于集成門控單元##時鐘樹綜合階段優(yōu)化功耗及結(jié)論
  • 關(guān)鍵字： 射頻識別芯片  動態(tài)功耗  UHFRFID  芯片設(shè)計  

FPGA設(shè)計中功耗的分析與仿真

  • FPGA的應(yīng)用越來越廣泛，隨著制造工藝水平的不斷提升，越來越高的器件密度以及性能使得功耗因數(shù)在FPGA設(shè)計中越來越重要。器件中元件模塊的種類和數(shù)量對FPGA設(shè)計中功耗的動態(tài)范圍影響較大，對FPGA的電源功耗進行了分析
  • 關(guān)鍵字： FPGA    靜態(tài)功耗    動態(tài)功耗    觸發(fā)率  

如何降低MIPS CPU 50％的動態(tài)功耗

  • 設(shè)計CPU需要很多技巧和努力。拿到一個CPU設(shè)計并降低其50%的動態(tài)功耗需要一系列特殊的技巧，這也是CPU設(shè)計人員漫長職業(yè)生涯的要取得的技能之一。在成功推出第一款PowerVR Rouge GPU的DOK后，Imagination和Synopsys展
  • 關(guān)鍵字： MIPS CPU  動態(tài)功耗  

固態(tài)繼電器的動態(tài)功耗和設(shè)計考量

  • 1.0介紹對于低電壓信號或低功率切換應(yīng)用，具備MOSFET輸出的光學(xué)隔離固態(tài)繼電器(SSR,SolidStateRelay)可...
  • 關(guān)鍵字： 繼電器    動態(tài)功耗    設(shè)計考量  

基于PR9000的微型可嵌入UHF RFID讀寫器模塊設(shè)計

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： RFID讀寫器模塊  門控時鐘  動態(tài)功耗  

疊加偏置電流產(chǎn)生的動態(tài)功耗分析

  • 在圖中2.1中，TTL反相順的輸出驅(qū)動電路在HI和LO之間交替轉(zhuǎn)換，Q1或Q2交替處于導(dǎo)通狀態(tài)，而不是兩者同時導(dǎo)通。這種電路配置有兩個激勵電路，一個把輸出電壓上拉到HI，而另外一個把輸出電壓下拉到LO，通常稱之為推拉輸
  • 關(guān)鍵字： 疊加偏置電流  動態(tài)功耗  分析    

驅(qū)動容性負載的動態(tài)功耗分析

  • 邏輯電路每一次跳變，都要消耗超過它正常靜態(tài)功耗之外的額外的額外功率。當(dāng)以一個恒定速率循環(huán)時，動態(tài)功耗等于功耗=周期頻率*每個周期額外的功率動態(tài)功耗最常見的兩個起因是負載電容和疊加的偏置電流。圖2.2說明了驅(qū)
  • 關(guān)鍵字： 驅(qū)動容性負載  動態(tài)功耗  分析    

推拉輸出電路的動態(tài)功耗

  • 設(shè)計者經(jīng)常僅僅根據(jù)所接負載的直流輸入電流要求，冒險使推拉輸出電路的負載達到它的最大直流扇出能力。特別是當(dāng)設(shè)計CMOS總線時這一想法尤其具有誘惑力，因為此時理論上的扇出能力是無限的。實際上重負載的總路線結(jié)構(gòu)
  • 關(guān)鍵字： 推拉輸出電路  動態(tài)功耗    

疊加偏置電流產(chǎn)生的動態(tài)功耗

  • 在圖中2.1中，TTL反相順的輸出驅(qū)動電路在HI和LO之間交替轉(zhuǎn)換，Q1或Q2交替處于導(dǎo)通狀態(tài)，而不是兩者同時導(dǎo)通。這種電路配置有兩個激勵電路，一個把輸出電壓上拉到HI，而另外一個把輸出電壓下拉到LO，通常稱之為推拉輸
  • 關(guān)鍵字： 疊加偏置電流  動態(tài)功耗    

驅(qū)動容性負載的動態(tài)功耗

  • 邏輯電路每一次跳變，都要消耗超過它正常靜態(tài)功耗之外的額外的額外功率。當(dāng)以一個恒定速率循環(huán)時，動態(tài)功耗等于功耗=周期頻率*每個周期額外的功率動態(tài)功耗最常見的兩個起因是負載電容和疊加的偏置電流。圖2.2說明了驅(qū)
  • 關(guān)鍵字： 驅(qū)動容性負載  動態(tài)功耗    

采用創(chuàng)新降耗技術(shù)應(yīng)對FPGA靜態(tài)和動態(tài)功耗的挑戰(zhàn)

  • 傳統(tǒng)上，數(shù)字邏輯并不耗費大量靜態(tài)功耗，但隨著工藝節(jié)點的不斷精微，這一情況在發(fā)生顯著變化。現(xiàn)在，隨著工藝尺度的...
  • 關(guān)鍵字： FPGA  動態(tài)功耗  動態(tài)功耗  Stratix  

利用Virtex-5 FPGA實現(xiàn)最低功耗解決方案

  • 　　過渡至65納米工藝的FPGA具備采用更小尺寸工藝所帶來的優(yōu)勢：低成本、高性能和更強的邏輯能力。盡管這些優(yōu)勢能夠為高級系統(tǒng)設(shè)計帶來激動人心的機會，但65納米工藝節(jié)點本身也帶來了新的挑戰(zhàn)。例如，在為產(chǎn)品選擇FPGA時，功耗的考慮變得越來越重要。很可能下一代設(shè)計會需要在功耗預(yù)算不變(或更小)的情況下，集成更多的特性和實現(xiàn)更高的性能。 　　本文將分析功耗降低所帶來的益處，還將介紹Virtex-5器件中所采用的多種技術(shù)和結(jié)構(gòu)上的革新，它們能提供功耗最低的解決方案，并且不犧牲性能。 　　降低功耗的好處 　　
  • 關(guān)鍵字： FPGA  低功耗  Virtex-5  靜態(tài)功耗  動態(tài)功耗  
共13條 1/1 1

動態(tài)功耗介紹

您好，目前還沒有人創(chuàng)建詞條動態(tài)功耗!
歡迎您創(chuàng)建該詞條，闡述對動態(tài)功耗的理解，并與今后在此搜索動態(tài)功耗的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473