首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> 動(dòng)態(tài)功耗

FinFET對(duì)動(dòng)態(tài)功耗的影響

  • 現(xiàn)在主要的代工廠都在生產(chǎn)FinFET晶體管,這些FinFET以創(chuàng)紀(jì)錄的速度實(shí)現(xiàn)了從設(shè)計(jì)到現(xiàn)貨產(chǎn)品的轉(zhuǎn)變。FinFET的發(fā)展普及一直都比較穩(wěn)定,因?yàn)榕c平面器件相
  • 關(guān)鍵字: FinFET  動(dòng)態(tài)功耗  

射頻識(shí)別芯片設(shè)計(jì)中時(shí)鐘樹(shù)功耗的優(yōu)化與實(shí)現(xiàn)

  • 射頻識(shí)別芯片設(shè)計(jì)中時(shí)鐘樹(shù)功耗的優(yōu)化與實(shí)現(xiàn)-在RFID芯片中的功耗主要有模擬射頻前端電路,存儲(chǔ)器,數(shù)字邏輯三部分,而在數(shù)字邏輯電路中時(shí)鐘樹(shù)上的功耗會(huì)占邏輯功耗不小的部分。本文著重從降低數(shù)字邏輯時(shí)鐘樹(shù)功耗方面闡述了一款基于ISO18000-6 TypeC協(xié)議的UHF RFID標(biāo)簽基帶處理器的的優(yōu)化和實(shí)現(xiàn)。##降低功耗主要方法##RTL階段手工加時(shí)鐘門控##綜合階段工具插于集成門控單元##時(shí)鐘樹(shù)綜合階段優(yōu)化功耗及結(jié)論
  • 關(guān)鍵字: 射頻識(shí)別芯片  動(dòng)態(tài)功耗  UHFRFID  芯片設(shè)計(jì)  

FPGA設(shè)計(jì)中功耗的分析與仿真

  • FPGA的應(yīng)用越來(lái)越廣泛,隨著制造工藝水平的不斷提升,越來(lái)越高的器件密度以及性能使得功耗因數(shù)在FPGA設(shè)計(jì)中越來(lái)越重要。器件中元件模塊的種類和數(shù)量對(duì)FPGA設(shè)計(jì)中功耗的動(dòng)態(tài)范圍影響較大,對(duì)FPGA的電源功耗進(jìn)行了分析
  • 關(guān)鍵字: FPGA    靜態(tài)功耗    動(dòng)態(tài)功耗    觸發(fā)率  

如何降低MIPS CPU 50%的動(dòng)態(tài)功耗

  • 設(shè)計(jì)CPU需要很多技巧和努力。拿到一個(gè)CPU設(shè)計(jì)并降低其50%的動(dòng)態(tài)功耗需要一系列特殊的技巧,這也是CPU設(shè)計(jì)人員漫長(zhǎng)職業(yè)生涯的要取得的技能之一。在成功推出第一款PowerVR Rouge GPU的DOK后,Imagination和Synopsys展
  • 關(guān)鍵字: MIPS CPU  動(dòng)態(tài)功耗  

固態(tài)繼電器的動(dòng)態(tài)功耗和設(shè)計(jì)考量

基于PR9000的微型可嵌入U(xiǎn)HF RFID讀寫(xiě)器模塊設(shè)計(jì)

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字: RFID讀寫(xiě)器模塊  門控時(shí)鐘  動(dòng)態(tài)功耗  

疊加偏置電流產(chǎn)生的動(dòng)態(tài)功耗分析

  • 在圖中2.1中,TTL反相順的輸出驅(qū)動(dòng)電路在HI和LO之間交替轉(zhuǎn)換,Q1或Q2交替處于導(dǎo)通狀態(tài),而不是兩者同時(shí)導(dǎo)通。這種電路配置有兩個(gè)激勵(lì)電路,一個(gè)把輸出電壓上拉到HI,而另外一個(gè)把輸出電壓下拉到LO,通常稱之為推拉輸
  • 關(guān)鍵字: 疊加偏置電流  動(dòng)態(tài)功耗  分析    

驅(qū)動(dòng)容性負(fù)載的動(dòng)態(tài)功耗分析

  • 邏輯電路每一次跳變,都要消耗超過(guò)它正常靜態(tài)功耗之外的額外的額外功率。當(dāng)以一個(gè)恒定速率循環(huán)時(shí),動(dòng)態(tài)功耗等于功耗=周期頻率*每個(gè)周期額外的功率動(dòng)態(tài)功耗最常見(jiàn)的兩個(gè)起因是負(fù)載電容和疊加的偏置電流。圖2.2說(shuō)明了驅(qū)
  • 關(guān)鍵字: 驅(qū)動(dòng)容性負(fù)載  動(dòng)態(tài)功耗  分析    

推拉輸出電路的動(dòng)態(tài)功耗

  • 設(shè)計(jì)者經(jīng)常僅僅根據(jù)所接負(fù)載的直流輸入電流要求,冒險(xiǎn)使推拉輸出電路的負(fù)載達(dá)到它的最大直流扇出能力。特別是當(dāng)設(shè)計(jì)CMOS總線時(shí)這一想法尤其具有誘惑力,因?yàn)榇藭r(shí)理論上的扇出能力是無(wú)限的。實(shí)際上重負(fù)載的總路線結(jié)構(gòu)
  • 關(guān)鍵字: 推拉輸出電路  動(dòng)態(tài)功耗    

疊加偏置電流產(chǎn)生的動(dòng)態(tài)功耗

  • 在圖中2.1中,TTL反相順的輸出驅(qū)動(dòng)電路在HI和LO之間交替轉(zhuǎn)換,Q1或Q2交替處于導(dǎo)通狀態(tài),而不是兩者同時(shí)導(dǎo)通。這種電路配置有兩個(gè)激勵(lì)電路,一個(gè)把輸出電壓上拉到HI,而另外一個(gè)把輸出電壓下拉到LO,通常稱之為推拉輸
  • 關(guān)鍵字: 疊加偏置電流  動(dòng)態(tài)功耗    

驅(qū)動(dòng)容性負(fù)載的動(dòng)態(tài)功耗

  • 邏輯電路每一次跳變,都要消耗超過(guò)它正常靜態(tài)功耗之外的額外的額外功率。當(dāng)以一個(gè)恒定速率循環(huán)時(shí),動(dòng)態(tài)功耗等于功耗=周期頻率*每個(gè)周期額外的功率動(dòng)態(tài)功耗最常見(jiàn)的兩個(gè)起因是負(fù)載電容和疊加的偏置電流。圖2.2說(shuō)明了驅(qū)
  • 關(guān)鍵字: 驅(qū)動(dòng)容性負(fù)載  動(dòng)態(tài)功耗    

采用創(chuàng)新降耗技術(shù)應(yīng)對(duì)FPGA靜態(tài)和動(dòng)態(tài)功耗的挑戰(zhàn)

  • 傳統(tǒng)上,數(shù)字邏輯并不耗費(fèi)大量靜態(tài)功耗,但隨著工藝節(jié)點(diǎn)的不斷精微,這一情況在發(fā)生顯著變化。現(xiàn)在,隨著工藝尺度的...
  • 關(guān)鍵字: FPGA  動(dòng)態(tài)功耗  動(dòng)態(tài)功耗  Stratix  

利用Virtex-5 FPGA實(shí)現(xiàn)最低功耗解決方案

  •   過(guò)渡至65納米工藝的FPGA具備采用更小尺寸工藝所帶來(lái)的優(yōu)勢(shì):低成本、高性能和更強(qiáng)的邏輯能力。盡管這些優(yōu)勢(shì)能夠?yàn)楦呒?jí)系統(tǒng)設(shè)計(jì)帶來(lái)激動(dòng)人心的機(jī)會(huì),但65納米工藝節(jié)點(diǎn)本身也帶來(lái)了新的挑戰(zhàn)。例如,在為產(chǎn)品選擇FPGA時(shí),功耗的考慮變得越來(lái)越重要。很可能下一代設(shè)計(jì)會(huì)需要在功耗預(yù)算不變(或更小)的情況下,集成更多的特性和實(shí)現(xiàn)更高的性能。   本文將分析功耗降低所帶來(lái)的益處,還將介紹Virtex-5器件中所采用的多種技術(shù)和結(jié)構(gòu)上的革新,它們能提供功耗最低的解決方案,并且不犧牲性能。   降低功耗的好處   
  • 關(guān)鍵字: FPGA  低功耗  Virtex-5  靜態(tài)功耗  動(dòng)態(tài)功耗  
共13條 1/1 1

動(dòng)態(tài)功耗介紹

您好,目前還沒(méi)有人創(chuàng)建詞條動(dòng)態(tài)功耗!
歡迎您創(chuàng)建該詞條,闡述對(duì)動(dòng)態(tài)功耗的理解,并與今后在此搜索動(dòng)態(tài)功耗的朋友們分享。    創(chuàng)建詞條

熱門主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473