首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> 恢復電路

基于FPGA的高速時鐘數(shù)據(jù)恢復電路的實現(xiàn)

  • 0 引言
    時鐘數(shù)據(jù)恢復電路是高速收發(fā)器的核心模塊,而高速收發(fā)器是通信系統(tǒng)中的關(guān)鍵部分。隨著光纖在通信中的應用,信道可以承載的通信速率已經(jīng)可以達到GHz,從而使得接收端的接收速率成為限制通信速率的主要瓶頸
  • 關(guān)鍵字: FPGA  時鐘數(shù)據(jù)  恢復電路    
共1條 1/1 1

恢復電路介紹

您好,目前還沒有人創(chuàng)建詞條恢復電路!
歡迎您創(chuàng)建該詞條,闡述對恢復電路的理解,并與今后在此搜索恢復電路的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473