首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> 數(shù)字系統(tǒng)

基于CPLD/FPGA的出租車計(jì)費(fèi)系統(tǒng)

  • 介紹了出租車計(jì)費(fèi)器系統(tǒng)的組成及工作原理，簡(jiǎn)述了在EDA平臺(tái)上用單片CPLD器件構(gòu)成該數(shù)字系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)過程。論述了車型調(diào)整模塊、計(jì)程模塊、計(jì)費(fèi)模塊、譯碼動(dòng)態(tài)掃描模塊等的設(shè)計(jì)方法與技巧。
  • 關(guān)鍵字： CPLD／PPGA  硬件描述語言  出租車計(jì)費(fèi)器  MAX+PLUS軟件  數(shù)字系統(tǒng)  

基于矢量網(wǎng)絡(luò)分析儀E5071C的TDR與傳統(tǒng)采樣示波器TDR之間的測(cè)量性

  • 最近幾年隨著多Gbps傳輸?shù)钠占?，?shù)字通信標(biāo)準(zhǔn)的比特率也在迅速提升。例如， USB 3.0的比特率達(dá)到 5 Gbps。比特率的提高使得在傳統(tǒng)數(shù)字系統(tǒng)中不曾見過的問題顯現(xiàn)了出來。諸如反射
  • 關(guān)鍵字： ESD  USB3.0  數(shù)字系統(tǒng)  

用于數(shù)字系統(tǒng)的步進(jìn)脈沖發(fā)生器

工業(yè)4.0時(shí)代來臨 提升聯(lián)網(wǎng)能力是關(guān)鍵

  • 　　羅蘭貝格近期出版的研究報(bào)告《工業(yè)4.0時(shí)代—如何在第四次工業(yè)革命中成功》指出，在工業(yè)自動(dòng)化、電子化以及數(shù)字化之后，向工廠引入物聯(lián)網(wǎng)的舉動(dòng)標(biāo)志著第四次工業(yè)革命的到來，只有靈活地將數(shù)字世界的最新成果應(yīng)用到生產(chǎn)流程中，才能提高工業(yè)效率與競(jìng)爭(zhēng)力。 　　報(bào)告稱，過去20年間，全球制造業(yè)銷售從3.5萬億歐元增加到2011年的6.5萬億歐元。但是，各國銷售量在總量中的占比卻發(fā)生了巨大變化：西歐傳統(tǒng)制造業(yè)強(qiáng)勢(shì)國家失去的市場(chǎng)份額超過10%，這部分市場(chǎng)被亞洲、俄羅斯、南美以及非洲等新興地區(qū)搶占，后者的工
  • 關(guān)鍵字： 數(shù)字系統(tǒng)  存儲(chǔ)系統(tǒng)  

SERDES的數(shù)字系統(tǒng)中高效時(shí)鐘設(shè)計(jì)方案

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： SERDES  數(shù)字系統(tǒng)  高效時(shí)鐘  

EDA技術(shù)在數(shù)字系統(tǒng)設(shè)計(jì)分析中的應(yīng)用

  • 隨著電子工程與計(jì)算機(jī)科學(xué)（EECS）的迅猛發(fā)展，數(shù)字電路系統(tǒng)的發(fā)展也十分迅速。電子器件在最近幾十年經(jīng)歷了從小規(guī)模集成電路（SSI）、中規(guī)模集成電路（MSI）到大規(guī)模集成電路（LSI）以至超大規(guī)模集成電路（VLSI）的發(fā)
  • 關(guān)鍵字： EDA  數(shù)字系統(tǒng)  設(shè)計(jì)分析  中的應(yīng)用    

Cadence發(fā)布了一系列用于加快數(shù)字系統(tǒng)級(jí)芯片的新設(shè)計(jì)產(chǎn)品

  • Cadence設(shè)計(jì)系統(tǒng)公司布了一系列用于加快數(shù)字系統(tǒng)級(jí)芯片（SoC）設(shè)計(jì)制造的新設(shè)計(jì)產(chǎn)品。這些新功能包含在高級(jí)Cadence®SoC與定制實(shí)現(xiàn)方案中，為設(shè)計(jì)階段中關(guān)鍵的制造變化提供了“設(shè)計(jì)即所得” (WYDIWYG)的建模和優(yōu)化。這可以帶來根據(jù)制造要求靈活調(diào)整的物理實(shí)現(xiàn)和簽收能力，便于晶圓廠的簽收。 今天在硅谷的CDNLive!用戶會(huì)議上，Cadence向領(lǐng)先的半導(dǎo)體設(shè)計(jì)者和經(jīng)理們展示了自己的45nm設(shè)計(jì)流程。其對(duì)應(yīng)的產(chǎn)品Cadence Encounter®數(shù)字IC設(shè)計(jì)平臺(tái)7.1版本將
  • 關(guān)鍵字： 嵌入式系統(tǒng)  單片機(jī)  Cadence  數(shù)字系統(tǒng)  芯片  嵌入式  

基于邊界掃描技術(shù)的數(shù)字系統(tǒng)測(cè)試研究

  • 當(dāng)今，微電子技術(shù)已經(jīng)進(jìn)入超大規(guī)模集成電路(VLSI)時(shí)代。隨著芯片電路的小型化及表面封裝技術(shù)(SMT)和電路板組裝技術(shù)的發(fā)展，使得傳統(tǒng)測(cè)試技術(shù)面臨著巨大的挑戰(zhàn)。在這種情況下，為了提高電路和系統(tǒng)的可測(cè)試性，聯(lián)合測(cè)試行動(dòng)小組(JTAG)于1987年提出了一種新的電路板測(cè)試方法--邊界掃描測(cè)試，并于1990年被IEEE接納，形成了IEEE1149．1標(biāo)準(zhǔn)，也稱為JTAG標(biāo)準(zhǔn)[1]。這種技術(shù)以全新的"虛擬探針"代替?zhèn)鹘y(tǒng)的"物理探針"來提高電路和系統(tǒng)的可測(cè)性。由于JTAG標(biāo)準(zhǔn)的通用性很好，現(xiàn)在許多IC公司都提供了支
  • 關(guān)鍵字： 邊界掃描  測(cè)量  測(cè)試  數(shù)字系統(tǒng)  

應(yīng)用TEXTl0和MATLAB進(jìn)行復(fù)雜數(shù)字系統(tǒng)仿真

  • 該方法應(yīng)用TEXTIO和MATLAB來輔助仿真測(cè)試過程，使問題得到較好的解決。以電視圖像實(shí)時(shí)多目標(biāo)捕獲單元的仿真測(cè)試為例。全面、細(xì)致地討論這種新方法。
  • 關(guān)鍵字： TEXTl0  MATLAB  數(shù)字系統(tǒng)  仿真    
共9條 1/1 1

數(shù)字系統(tǒng)介紹

　　數(shù)字電路又名數(shù)字系統(tǒng)。 　　定義： 　　用數(shù)字信號(hào)完成對(duì)數(shù)字量進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算的電路稱為數(shù)字電路，或數(shù)字系統(tǒng)。由于它具有邏輯運(yùn)算和邏輯處理功能，所以又稱數(shù)字邏輯電路。 　　數(shù)字邏輯電路分類（按功能分）： 　　1、 組合邏輯電路 　　簡(jiǎn)稱組合電路，它由最基本的的邏輯門電路組合而成。特點(diǎn)是：輸出值只與當(dāng)時(shí)的輸入值有關(guān)，即輸出惟一地由當(dāng)時(shí)的輸入值決定。電路沒有記憶功能，輸出狀態(tài)隨著輸 [ 查看詳細(xì) ]

熱門主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473