首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 時序匹配設計

時序匹配設計 文章 進入時序匹配設計技術社區(qū)

嵌入式邏輯分析儀在FPGA時序匹配設計中的應用(07-100)

  • 　　引言 　　隨著FPGA器件規(guī)模的不斷增加、封裝密度不斷提高，傳統(tǒng)邏輯分析儀在FPGA板級調(diào)試中的應用日益困難。為此，主流FPGA廠商相繼在其開發(fā)工具中增加了嵌入式邏輯分析儀(ELA) IP軟核，如Lattice在ispLEVER中提供的ispTRACY，Xilinx在ISE中提供的ChipScopePro，Altera在Quartus II提供中的Signal Tap II等。ELA在FPGA內(nèi)部預先設計探測點和測試邏輯，可在軟件工具的配合下對FPGA設計進行較全面的測試。采用ELA，只需用JTAG
  • 關鍵字： 邏輯分析儀  時序匹配設計  
共1條 1/1 1

時序匹配設計介紹

您好，目前還沒有人創(chuàng)建詞條時序匹配設計!
歡迎您創(chuàng)建該詞條，闡述對時序匹配設計的理解，并與今后在此搜索時序匹配設計的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473