時序收斂 文章 進(jìn)入時序收斂技術(shù)社區(qū)
加速時序簽收步伐,應(yīng)對復(fù)雜設(shè)計(jì)挑戰(zhàn)
- 目前,花費(fèi)在時序收斂與簽收(Timing closure and signoff)上的時間接近整個設(shè)計(jì)實(shí)現(xiàn)流程時間的40%,復(fù)雜設(shè)計(jì)對實(shí)現(xiàn)時序收斂提出了更高的要求。但在Cadence公司芯片實(shí)現(xiàn)之簽收與驗(yàn)證部門,公司副總裁Anirudh Devgan看來,傳統(tǒng)的簽收流程卻沒能跟上這種需求的步伐。為幫助系統(tǒng)級芯片(SoC)開發(fā)者加速時序收斂
- 關(guān)鍵字: EDA設(shè)計(jì) 時序收斂
Plunify從Lanza techVentures獲得融資
- 開創(chuàng)性FPGA軟件供應(yīng)商Plunify® Pte. Ltd.今日宣布,從早期風(fēng)險(xiǎn)資本投資公司Lanza techVentures獲得一輪融資。 此次所獲投資將被用于發(fā)展Plunify的銷售和技術(shù)支持渠道,擴(kuò)展其市場團(tuán)隊(duì),以推動專用于FPGA設(shè)計(jì)的InTimeTM時序收斂加速軟件。Lanza techVentures總經(jīng)理Lucio Lanza將成為Plunify董事會的一員。Lanza techVentures的自由合伙人Mark Templeton將擔(dān)任公司顧問。 Lanza t
- 關(guān)鍵字: FPGA Plunify 時序收斂
面向有挑戰(zhàn)性功能塊的時序收斂技術(shù)
- 摘要:時序收斂始終是高性能處理器的一個大問題。如測試尺寸、有用偏斜等平常技術(shù)可能不足以解決某些案...
- 關(guān)鍵字: 時序收斂 物理設(shè)計(jì)
共4條 1/1 1 |
時序收斂介紹
您好,目前還沒有人創(chuàng)建詞條時序收斂!
歡迎您創(chuàng)建該詞條,闡述對時序收斂的理解,并與今后在此搜索時序收斂的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對時序收斂的理解,并與今后在此搜索時序收斂的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473