首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 時鐘設(shè)計

進行新的靈活的時鐘設(shè)計正當時

  • 時下，許多應(yīng)用對于時序方案的要求已經(jīng)越來越高。從小型外設(shè)和軟件狗到攝像機模塊和無線耳機等設(shè)備越來越小，需要結(jié)合更多的功能，同時更加便攜，對時
  • 關(guān)鍵字： 安森美  時鐘設(shè)計  

基于Multisim的數(shù)字時鐘設(shè)計

  • 摘要：為了提高電子電路實驗教學(xué)質(zhì)量，引入了Multisim仿真軟件，以增加學(xué)生的學(xué)習(xí)興趣。利用邏輯電路的設(shè)計方法，做了數(shù)字時鐘的實驗，得到了正確的結(jié)果。得到的結(jié)論：利用Multisim強大的功能對電子電路進行仿真測試
  • 關(guān)鍵字： Multisim  數(shù)字  時鐘設(shè)計    

基于Multisim的數(shù)字時鐘設(shè)計

  • 摘要：為了提高電子電路實驗教學(xué)質(zhì)量，引入了Multisim仿真軟件，以增加學(xué)生的學(xué)習(xí)興趣。利用邏輯電路的設(shè)計方法，做了數(shù)字時鐘的實驗，得到了正確的結(jié)果。得到的結(jié)論：利用Multisim強大的功能對電子電路進行仿真測試
  • 關(guān)鍵字： Multisim  數(shù)字  時鐘設(shè)計    

FPGA時鐘設(shè)計

  • 摘要：在FPGA設(shè)計中，為了成功地操作，可靠的時鐘是非常關(guān)鍵的。設(shè)計不良的時鐘在極限的溫度、電壓下將導(dǎo)致錯誤的行為。在設(shè)計PLD／FPGA時通常采用如下四種類型時鐘：全局時鐘、門控時鐘、多級邏輯時鐘和波動式時鐘。
  • 關(guān)鍵字： FPGA  時鐘設(shè)計    
共4條 1/1 1

時鐘設(shè)計介紹

您好，目前還沒有人創(chuàng)建詞條時鐘設(shè)計!
歡迎您創(chuàng)建該詞條，闡述對時鐘設(shè)計的理解，并與今后在此搜索時鐘設(shè)計的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473