步進(jìn)頻率 文章 進(jìn)入步進(jìn)頻率技術(shù)社區(qū)

FPGA的寬帶步進(jìn)頻率信號(hào)源設(shè)計(jì)

• 介紹了基于FPGA和鎖相頻率合成器芯片ADF4350的寬帶步進(jìn)頻率信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)方法。通過(guò)分析兩種不同的實(shí)現(xiàn)方法，確定了以DDS輸出的掃描頻率控制鎖相環(huán)鑒相參考頻率的方法。該方法能有效結(jié)合二者優(yōu)勢(shì)，縮短頻率的穩(wěn)定時(shí)間，降低輸出雜散。通過(guò)FPGA的控制、配置，產(chǎn)生了最佳性能的LS波段寬帶步進(jìn)頻率信號(hào)，具有功耗低、集成度高、輸出頻率雜散抑制良好等特點(diǎn)。
• 關(guān)鍵字： FPGA  寬帶  步進(jìn)頻率  信號(hào)源