首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> 混合仿真

2．5 Gbps收發(fā)器中1：2解復(fù)用電路的設(shè)計(jì)

  • 摘要：在2.5 Gbps高速串行收發(fā)系統(tǒng)接收端中1到2解復(fù)用電路位對(duì)于降低群斯ぷ魎俁齲減輕設(shè)計(jì)壓力，提高電路穩(wěn)定性起著關(guān)鍵作用。本文描述了基于電流模式邏輯的解復(fù)用電路工作原理，按照全定制設(shè)計(jì)流程采用SMIC0.18u
  • 關(guān)鍵字： 解復(fù)用電路  電流模式邏輯  混合仿真  半速率結(jié)構(gòu)  

混合仿真下DDS的改進(jìn)研究與實(shí)現(xiàn)

  • 　　1 引 言 　　DDS(Direct Digital Frequency Synthesis，直接數(shù)字頻率合成器)是一種從相位概念出發(fā)直接合成所需波形的頻率合成技術(shù)。由于DDS具有相對(duì)頻帶寬、頻率分辨率高、頻率變化速度快與相位可連續(xù)線性變化等一系列特點(diǎn)，已被廣泛應(yīng)用于數(shù)字通信系統(tǒng)中。目前，可供用戶選擇的高性能、多功能的專用DDS芯片比較多。然而在某些對(duì)控制方式、置頻速率等方面有特殊要求的場(chǎng)合，設(shè)計(jì)一個(gè)基于高性能FPGA(Field Programming Gate Array，現(xiàn)場(chǎng)可編程門陣列)的D
  • 關(guān)鍵字： 嵌入式系統(tǒng)  單片機(jī)  DDS  混合仿真  MCU和嵌入式微處理器  
共2條 1/1 1

混合仿真介紹

您好，目前還沒(méi)有人創(chuàng)建詞條混合仿真!
歡迎您創(chuàng)建該詞條，闡述對(duì)混合仿真的理解，并與今后在此搜索混合仿真的朋友們分享。    創(chuàng)建詞條

熱門主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473