混合仿真下DDS的改進(jìn)研究與實現(xiàn)

　　1 引 言

　　DDS(Direct Digital Frequency Synthesis，直接數(shù)字頻率合成器)是一種從相位概念出發(fā)直接合成所需波形的頻率合成技術(shù)。由于DDS具有相對頻帶寬、頻率分辨率高、頻率變化速度快與相位可連續(xù)線性變化等一系列特點，已被廣泛應(yīng)用于數(shù)字通信系統(tǒng)中。目前，可供用戶選擇的高性能、多功能的專用DDS芯片比較多。然而在某些對控制方式、置頻速率等方面有特殊要求的場合，設(shè)計一個基于高性能FPGA(Field Programming Gate Array，現(xiàn)場可編程門陣列)的DDS電路就是一個很好的選擇。

　　依據(jù)正弦波對稱性，把DDS的核心部件——相位累加器改進(jìn)為回旋相位累加器，使得波形存儲ROM空間降為原來的50 %，頻率分辨率提升1倍。另外，在QuartusⅡ，VC與LabWindows/CVI組成的混合仿真環(huán)境下，對該系統(tǒng)進(jìn)行驗證。這樣，既避免硬件平臺的限制，又增加了硬件實現(xiàn)成功率。

　　2 混合仿真下改進(jìn)的DDS系統(tǒng)的實現(xiàn)

　　由圖1可見，改進(jìn)后的DDS系統(tǒng)由回旋相位累加器、波形存儲器、DAC(Digital to Analog Converter，數(shù)模轉(zhuǎn)換器)、PLL(Phase Locked Loop，鎖相環(huán)路)與LPF(LowPass Filter，低通濾波器)構(gòu)成。

　　2.1 DDS工作原理

　　在連續(xù)的時鐘作用下，相位累加器以K位頻率控制字為步進(jìn)值做累加運算。把累加器的輸出作為波形存儲器的地址數(shù)據(jù)，依次讀出相應(yīng)單元的正弦波波形樣點數(shù)據(jù)，然后送往DAC進(jìn)行數(shù)模轉(zhuǎn)換后，經(jīng)LPF低通濾波后輸出連續(xù)模擬的正弦波形。

　　假設(shè)波形存儲器ROM中存儲了一個完整正弦波波形的樣點數(shù)據(jù)，那么通過改變K位頻率控制字的大小，就調(diào)整了累加器的步進(jìn)值，亦即改變了輸出的正弦波單周期樣點數(shù)，從而實現(xiàn)了正弦波形的頻率控制。如每次對K位頻率控制字的累加后，再把N位相位控制字累加進(jìn)去后，便可實現(xiàn)波形的相位偏移。如每次再對波形存儲器輸出數(shù)據(jù)乘以P位幅度控制字后便實現(xiàn)了正弦波形的幅度控制。

　　如果正弦波形的采樣深度為D位，那么系統(tǒng)內(nèi)的N位累加器就決定了波形存儲器的存儲空間應(yīng)為2N