片上網(wǎng)絡(luò) 文章進入片上網(wǎng)絡(luò)技術(shù)社區(qū)

Arteris 的片上網(wǎng)絡(luò)瓦格化創(chuàng)新加速面向人工智能應(yīng)用的半導(dǎo)體設(shè)計

亮點: ●? ?可擴展性能:在FlexNoC 和 Ncore 互連 IP 產(chǎn)品中，網(wǎng)狀拓撲功能支持以瓦格化（tiling）方式擴展片上網(wǎng)絡(luò)，使帶有人工智能的系統(tǒng)級芯片能夠在不改變基本設(shè)計的情況下輕松擴展 10 倍以上，從而滿足人工智能對更快速、更強大計算能力的巨大需求?！? ?降低功耗:片上網(wǎng)絡(luò)瓦格（tile）可動態(tài)關(guān)閉，平均可降低 20% 的功耗，這對于實現(xiàn)更節(jié)能、更可持續(xù)、運營成本更低的人工智能應(yīng)用至關(guān)重要?！? ?設(shè)計重用:經(jīng)過預(yù)先測試的片
關(guān)鍵字： Arteris 片上網(wǎng)絡(luò) 瓦格化半導(dǎo)體設(shè)計

一種高效網(wǎng)絡(luò)接口的設(shè)計

為了得到比傳統(tǒng)片上網(wǎng)絡(luò)的網(wǎng)絡(luò)資源接口(NI)更高的數(shù)據(jù)傳輸效率和更加穩(wěn)定的數(shù)據(jù)傳輸效果，提出了一種新的高效網(wǎng)絡(luò)接口的設(shè)計方法，并采用Verilog HDL語言對相關(guān)模塊進行編程，實現(xiàn)了高效傳輸功能，同時又滿足核內(nèi)路由的設(shè)計要求。最終通過仿真軟件Xilinx ISE Design Suite 12．3和ModelSim SE 6．2b得到了滿足設(shè)計要求的仿真結(jié)果。
關(guān)鍵字：片上網(wǎng)絡(luò) 網(wǎng)絡(luò)資源接口核內(nèi)路由 Verilog HDL

基于FPGA和ARM9的片上網(wǎng)絡(luò)系統(tǒng)硬件平臺

IC制造技術(shù)的發(fā)展推動著芯片向更高集成度方向前進，從而能夠?qū)⒄麄€系統(tǒng)設(shè)計到單個芯片中構(gòu)成片上系統(tǒng)SoC(System on Chip)。SoC采用全局同步型共享總線通信結(jié)構(gòu)。這類系統(tǒng)由于掛在總線上的設(shè)備在通信時對總線的獨占性
關(guān)鍵字： FPGA ARM9 片上網(wǎng)絡(luò) 系統(tǒng)

基于FPGA 的多時鐘片上網(wǎng)絡(luò)設(shè)計

在FPGA 上設(shè)計一個高性能、靈活的、面積小的通信體系結(jié)構(gòu)是一項巨大的挑戰(zhàn)。大多數(shù)基于FPGA 的片上網(wǎng)絡(luò)都是運行在一個單一時鐘下。隨著FPGA 技術(shù)的發(fā)展，Xilinx 公司推出了Virtex-4 平臺。該平臺支持同一時間內(nèi)32 個
關(guān)鍵字： FPGA 多時鐘片上網(wǎng)絡(luò)

基于FPGA的多時鐘片上網(wǎng)絡(luò)設(shè)計

本文介紹了一個基于FPGA 的高效率多時鐘的虛擬直通路由器，通過優(yōu)化中央仲裁器和交叉點矩陣，以爭取較小面積和更高的性能。同時，擴展路由器運作在獨立頻率的多時鐘NoC 架構(gòu)中，并在一個3×3Mesh 的架構(gòu)下實驗，分析其性能特點，比較得出多時鐘片上網(wǎng)絡(luò)具有更高的性能。
關(guān)鍵字： FPGA 多時鐘片上網(wǎng)絡(luò)

一種基于FPGA的多時鐘片上網(wǎng)絡(luò)研究與設(shè)計

在FPGA上設(shè)計一個高性能、靈活的、面積小的通信體系結(jié)構(gòu)是一項巨大的挑戰(zhàn)。大多數(shù)基于FPGA的片上網(wǎng)絡(luò)...
關(guān)鍵字： FPGA 片上網(wǎng)絡(luò) 多時鐘通信 Virtex

片上網(wǎng)絡(luò)(NoC)技術(shù)發(fā)展現(xiàn)狀及趨勢淺析

引言　　隨著半導(dǎo)體工藝技術(shù)步入納米階段，在單一芯片中集成上億晶體管已經(jīng)成為現(xiàn)實，據(jù)ITRS（International Tec ...
關(guān)鍵字：片上網(wǎng)絡(luò)(noc) 存儲結(jié)構(gòu) 并行軟件功耗管理

片上網(wǎng)絡(luò)技術(shù)發(fā)展現(xiàn)狀及趨勢淺析

摘要：半導(dǎo)體制造工藝的快速發(fā)展使得片上可以集成更大規(guī)模的硬件資源，片上網(wǎng)絡(luò)的研究試圖解決芯片中全局通信問題，使得從基于計算的設(shè)計轉(zhuǎn)變?yōu)榛谕ㄐ诺脑O(shè)計，并實現(xiàn)可擴展的通信架構(gòu)。本文回顧和總結(jié)了現(xiàn)有NoC研究工作，指出NoC是當前片上通信發(fā)展的主流趨勢，并分析了當前NoC關(guān)鍵技術(shù)瓶頸，最后預(yù)測了多核的技術(shù)和產(chǎn)業(yè)發(fā)展趨勢。關(guān)鍵詞：片上網(wǎng)絡(luò)（NoC）；存儲結(jié)構(gòu)；并行軟件；功耗管理引言　　隨著半導(dǎo)體工藝技術(shù)步入納米階段，在單一芯片中集成上億晶體管已經(jīng)成為現(xiàn)實，據(jù)ITRS（International Te
關(guān)鍵字：片上網(wǎng)絡(luò) NoC 200902 200901

片上網(wǎng)絡(luò)交換機制的研究

　　1．引言　　集成電路技術(shù)在過去的幾十年中得到了飛速的發(fā)展，在單一芯片上可集成的晶體管數(shù)目遵循著摩爾定律不斷增加，片上通信機制也經(jīng)歷了從點對點到總線結(jié)構(gòu)的轉(zhuǎn)變。但是在實際的操作中，總線結(jié)構(gòu)也暴露出了相當多的技術(shù)問題，比如，可擴展性差、定時困難、可重用性不佳等，并且也不具備并行通信能力。隨著片上器件數(shù)目的進一步增加，為了使各部件之間更好的通信，總線結(jié)構(gòu)已經(jīng)不能勝任，芯片設(shè)計者需要尋求一種新的結(jié)構(gòu)來解決片上器件互連的問題。于是，人們紛紛將目光聚焦于運用網(wǎng)絡(luò)技術(shù)來解決芯片中器件互連的問題上，從而使片上網(wǎng)絡(luò)
關(guān)鍵字：集成電路片上網(wǎng)絡(luò) 路由器網(wǎng)絡(luò)接口

共9條 1/1 1

片上網(wǎng)絡(luò)介紹

　　片上網(wǎng)絡(luò)Network-on-chip（NoC）是片上系統(tǒng)System-on-chip（SoC）的一種新的設(shè)計方法?；贜oC的系統(tǒng)能很好地適應(yīng)在現(xiàn)在復(fù)雜SoC設(shè)計中常使用的多異步時鐘。NoC方法帶來了一種全新的片上通信方法，顯著改善了傳統(tǒng)總線式系統(tǒng)的性能。　　(1)網(wǎng)絡(luò)結(jié)構(gòu)：在NOC中，普遍使用也是最適合的網(wǎng)絡(luò)結(jié)構(gòu)是包交換的直接網(wǎng)絡(luò)。每個節(jié)點通過雙向通道連接到相鄰的節(jié)點。NOC的網(wǎng)絡(luò)連接 [ 查看詳細 ]

片上網(wǎng)絡(luò) 文章 進入片上網(wǎng)絡(luò)技術(shù)社區(qū)

片上網(wǎng)絡(luò)介紹

熱門主題

片上網(wǎng)絡(luò) 文章進入片上網(wǎng)絡(luò)技術(shù)社區(qū)