新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > Arteris 的片上網(wǎng)絡(luò)瓦格化創(chuàng)新加速面向人工智能應(yīng)用的半導(dǎo)體設(shè)計(jì)

Arteris 的片上網(wǎng)絡(luò)瓦格化創(chuàng)新加速面向人工智能應(yīng)用的半導(dǎo)體設(shè)計(jì)

作者: 時(shí)間:2024-10-16 來(lái)源:EEPW 收藏


本文引用地址:http://m.butianyuan.cn/article/202410/463714.htm

亮點(diǎn):

●   可擴(kuò)展性能:在FlexNoC 和 Ncore 互連 IP 產(chǎn)品中,網(wǎng)狀拓?fù)涔δ苤С忠?a class="contentlabel" href="http://m.butianyuan.cn/news/listbylabel/label/瓦格化">瓦格化(tiling)方式擴(kuò)展,使帶有人工智能的系統(tǒng)級(jí)芯片能夠在不改變基本設(shè)計(jì)的情況下輕松擴(kuò)展 10 倍以上,從而滿足人工智能對(duì)更快速、更強(qiáng)大計(jì)算能力的巨大需求。

●   降低功耗:瓦格(tile)可動(dòng)態(tài)關(guān)閉,平均可降低 20% 的功耗,這對(duì)于實(shí)現(xiàn)更節(jié)能、更可持續(xù)、運(yùn)營(yíng)成本更低的人工智能應(yīng)用至關(guān)重要。

●   設(shè)計(jì)重用:經(jīng)過(guò)預(yù)先測(cè)試的瓦格(tile)可重復(fù)使用,將 SoC 集成時(shí)間最多縮短 50%,從而加快了人工智能創(chuàng)新產(chǎn)品的上市時(shí)間。

致力于加速系統(tǒng)級(jí)芯片(SoC)創(chuàng)建的領(lǐng)先的系統(tǒng)IP提供商, Inc.,今日宣布其片上網(wǎng)絡(luò)(NoC)IP產(chǎn)品實(shí)現(xiàn)創(chuàng)新演進(jìn),使該產(chǎn)品具有了(tiling)功能和擴(kuò)展的網(wǎng)狀拓?fù)渲С郑杉涌煜到y(tǒng)級(jí)芯片(SoC)設(shè)計(jì)中人工智能(AI)和機(jī)器學(xué)習(xí)(ML)計(jì)算的開(kāi)發(fā)速度。新功能使設(shè)計(jì)團(tuán)隊(duì)能夠?qū)⒂?jì)算性能提升 10 倍以上,同時(shí)滿足項(xiàng)目進(jìn)度以及功耗、性能和面積(PPA)目標(biāo)。

上網(wǎng)絡(luò)(tiling)是 SoC 設(shè)計(jì)的新興趨勢(shì)。這種演進(jìn)式方法使用經(jīng)過(guò)驗(yàn)證的、穩(wěn)健的片上網(wǎng)絡(luò) IP 來(lái)促進(jìn)擴(kuò)展、縮短設(shè)計(jì)時(shí)間、加快測(cè)試速度并降低設(shè)計(jì)風(fēng)險(xiǎn)。它允許 SoC 架構(gòu)師通過(guò)在芯片上復(fù)制軟瓦格(tile)來(lái)創(chuàng)建模塊化、可擴(kuò)展的設(shè)計(jì)。每個(gè)軟瓦格(tile)代表一個(gè)獨(dú)立的功能單元,從而實(shí)現(xiàn)更快的集成、驗(yàn)證和優(yōu)化。

 在的旗艦NoC IP產(chǎn)品FlexNoC和Ncore中,將瓦格化(tiling)技術(shù)與網(wǎng)狀拓?fù)湎嘟Y(jié)合,對(duì)于將AI計(jì)算日益納入大多數(shù)SoC中具有革命性意義。AI系統(tǒng)的規(guī)模和復(fù)雜性都在不斷增長(zhǎng),但通過(guò)增加軟瓦格(tile),可以在不中斷整個(gè) SoC 設(shè)計(jì)的情況下實(shí)現(xiàn)快速擴(kuò)展。瓦格化(tiling)和網(wǎng)狀拓?fù)涞慕Y(jié)合為進(jìn)一步縮短輔助處理單元(XPU)子系統(tǒng)設(shè)計(jì)時(shí)間和整個(gè) SoC 連接執(zhí)行時(shí)間提供了一種方法,與手動(dòng)集成的非瓦格化設(shè)計(jì)相比,可以將設(shè)計(jì)時(shí)間和執(zhí)行時(shí)間減少高達(dá) 50%。

NoC 瓦格化(tiling)技術(shù)的首次迭代將網(wǎng)絡(luò)接口單元 (NIU) 組織成模塊化、可重復(fù)的區(qū)塊,提高了 SoC 設(shè)計(jì)的可擴(kuò)展性、效率和可靠性。這些SoC設(shè)計(jì)帶來(lái)了越來(lái)越大、越來(lái)越先進(jìn)的AI計(jì)算,為視覺(jué)、機(jī)器學(xué)習(xí)(ML)模型、深度學(xué)習(xí)(DL)、自然語(yǔ)言處理(NLP)(包括大型語(yǔ)言模型(LLM))和生成式AI(GAI)等快速增長(zhǎng)的復(fù)雜AI工作負(fù)載提供支持,用于進(jìn)行訓(xùn)練和推理,包括在邊緣進(jìn)行訓(xùn)練和推理。

“得益于高度可擴(kuò)展和靈活的基于網(wǎng)狀網(wǎng)絡(luò)的NoC IP,我們的SoC團(tuán)隊(duì)能夠更高效地實(shí)現(xiàn)對(duì)更大AI數(shù)據(jù)量和復(fù)雜算法的支持。與Arteris的密切合作使我們能夠創(chuàng)建一個(gè)基于Arm、多模態(tài)、以軟件為中心的邊緣AI平臺(tái),該平臺(tái)支持從CNN到多模態(tài)GenAI以及介于兩者之間的所有模型,并具有可擴(kuò)展的每瓦性能?!盨iMa.ai硬件工程副總裁Srivi Dhruvanarayan表示,“我們期待部署擴(kuò)展的Arteris NoC瓦格化(tiling)和網(wǎng)狀功能,這將進(jìn)一步增強(qiáng)我們?yōu)檫吘墑?chuàng)建高度可擴(kuò)展的AI芯片平臺(tái)的能力?!?/p>

Arteris總裁兼首席執(zhí)行官K. Charles Janac表示:“Arteris一直在不斷創(chuàng)新,這種由大型網(wǎng)狀拓?fù)渲С值母锩訬oC軟瓦格化(tiling)功能是SoC設(shè)計(jì)技術(shù)的一大進(jìn)步。我們的客戶已經(jīng)在構(gòu)建領(lǐng)先的AI SoC,他們將進(jìn)一步獲得能力,以更高的效率加速開(kāi)發(fā)更大、更復(fù)雜的AI系統(tǒng),同時(shí)保持在他們的項(xiàng)目時(shí)間表和 PPA 目標(biāo)范圍內(nèi)?!?/p>

通過(guò)瓦格化(tiling)和擴(kuò)展的網(wǎng)狀拓?fù)涔δ埽現(xiàn)lexNoC和Ncore NoC IP產(chǎn)品能提供更多AI支持,現(xiàn)已向早期客戶和合作伙伴提供。



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉