首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 現(xiàn)場可編程門陣列(fpga)

選用FPGA和完整的IP解決方案優(yōu)化電氣架構(gòu)設(shè)計(jì)

  • 過去十年來，車載網(wǎng)絡(luò)架構(gòu)變得越來越復(fù)雜。雖然車載網(wǎng)絡(luò)協(xié)議的數(shù)量有所減少，但實(shí)際部署的網(wǎng)絡(luò)數(shù)量卻有顯著增加。這就提出了網(wǎng)絡(luò)架構(gòu)的可縮放性問題，并且要求為滿足各種應(yīng)用和網(wǎng)絡(luò)的實(shí)際需要而優(yōu)化半導(dǎo)體器件。FPGA
  • 關(guān)鍵字： FPGA  方案  電氣  架構(gòu)設(shè)計(jì)    

Linux基礎(chǔ)架構(gòu)在晶心平臺(tái)上的移植研究

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： FPGA  Linux  基礎(chǔ)架構(gòu)  

在低端FPGA中實(shí)現(xiàn)LVDS接口設(shè)計(jì)中的DPA功能

  • 在FPGA中，動(dòng)態(tài)相位調(diào)整(DPA)主要是實(shí)現(xiàn)LVDS接口接收時(shí)對時(shí)鐘和數(shù)據(jù)通道的相位補(bǔ)償，以達(dá)到正確接收的目的。ALTERA的高端FPGA，如STRATIX(r) 系列中自帶有DPA電路，但低端的FPGA，如CYCLONE(r)系列中是沒有的。本文主
  • 關(guān)鍵字： FPGA  LVDS  DPA  低端    

利用FPGA實(shí)現(xiàn)與DS18B20的通信功能

  • DS18B20是DALLAS公司生產(chǎn)的一線式數(shù)字溫度傳感器，采用3引腳TO-92型小體積封裝；溫度測量范圍為-55℃～+125℃，可編程為9位～12位A/D轉(zhuǎn)換精度，測溫分辨率可達(dá)0.0625℃，被測溫度用符號擴(kuò)展的16位數(shù)字量方式串行輸出
  • 關(guān)鍵字： FPGA  18B  B20  DS    

從開發(fā)的角度看FPGA/DSP設(shè)計(jì)的區(qū)別

  • Q1：FPGA設(shè)計(jì)與DSP設(shè)計(jì)相比，最大的不同之處在哪里？A1：這個(gè)問題要從多個(gè)角度看。它們都用于某個(gè)功能的硬件電路實(shí)現(xiàn)，但是它們的側(cè)重點(diǎn)有所不同。這里涵蓋的說一下。1) 內(nèi)部資源FPGA側(cè)重于設(shè)計(jì)具有某個(gè)功能的硬件電
  • 關(guān)鍵字： FPGA  DSP  角度    

基于MCU/FPGA的多功能正弦信號發(fā)生器的設(shè)計(jì)

  • 在通信、廣播、電視系統(tǒng)中，都需要射頻發(fā)射，即載波，把音頻、視頻信號或脈沖信號運(yùn)載出去，這就需要能產(chǎn)生高頻信號的振蕩器。正弦波振蕩電路在各個(gè)科學(xué)技術(shù)部門的應(yīng)用是十分廣泛的。在工業(yè)、農(nóng)業(yè)、生物醫(yī)學(xué)等領(lǐng)域(如
  • 關(guān)鍵字： FPGA  MCU  多功能  正弦信號發(fā)生器    

采用WCDMA速率適配算法的FPGA設(shè)計(jì)

  • 采用WCDMA速率適配算法的FPGA設(shè)計(jì),隨著因特網(wǎng)爆炸性的增長以及各種無線業(yè)務(wù)需求的增加，傳統(tǒng)的無線通信網(wǎng)已經(jīng)越來越無法適應(yīng)人們的需要。因此，以大容量、高數(shù)據(jù)率和承載多媒體業(yè)務(wù)為目的的第三代移動(dòng)通信系統(tǒng)(IMT-2000)應(yīng)運(yùn)而生。碼分多址(CDMA)由于
  • 關(guān)鍵字： FPGA  設(shè)計(jì)  算法  適配  WCDMA  速率  采用  

基于FPGA的LVDS內(nèi)核設(shè)計(jì)及其外圍電路設(shè)計(jì)

  • 低壓差分信號LVDS（Low Voltage Differential Signal）是由ANSI/TIA/EIA-644-1995定義的用于高速數(shù)據(jù)傳輸?shù)奈锢韺咏涌跇?biāo)準(zhǔn)。它具有超高速（1.4Gb/s）、低功耗及低電磁輻射的特性，是在銅介質(zhì)上實(shí)現(xiàn)千兆位級高速通信的
  • 關(guān)鍵字： 及其  外圍  電路設(shè)計(jì)  設(shè)計(jì)  內(nèi)核  FPGA  LVDS  基于  

基于微處理器的FPGA的在線可重配置

  • 基于微處理器的FPGA的在線可重配置,可編程邏輯器件（PLD）廣泛應(yīng)用在各種電路設(shè)計(jì)中?；诓檎冶砑夹g(shù)、SRAM工藝的大規(guī)模PLD/FPGA，密度高且觸發(fā)器多，適用于復(fù)雜的時(shí)序邏輯，如數(shù)字信號處理和各種算法的設(shè)計(jì)。類器件使用SRAM單元存儲(chǔ)配置數(shù)據(jù)。配置數(shù)據(jù)
  • 關(guān)鍵字： 配置  在線  FPGA  微處理器  基于  

對FPGA設(shè)計(jì)進(jìn)行編程并不困難

  • 對FPGA設(shè)計(jì)進(jìn)行編程并不困難,硬件設(shè)計(jì)者已經(jīng)開始在高性能DSP的設(shè)計(jì)中采用FPGA技術(shù)，因?yàn)樗梢蕴峁┍然赑C或者單片機(jī)的解決方法快上10-100倍的運(yùn)算量。以前，對硬件設(shè)計(jì)不熟悉的軟件開發(fā)者們很難發(fā)揮出FPGA的優(yōu)勢，而如今基于C語言的方法可以讓
  • 關(guān)鍵字： 困難  編程  進(jìn)行  設(shè)計(jì)  FPGA  

YUV分離的兩種FPGA實(shí)現(xiàn)

  • 摘要：速度與面積的互換一直是基于FPGA設(shè)計(jì)中的一個(gè)不變的主題，在此介紹了兩種YUV分離的FPGA的實(shí)現(xiàn)方式：基于面積的實(shí)現(xiàn)和基于速度的實(shí)現(xiàn)。前者僅用一片雙口RAM串行，實(shí)現(xiàn)了YUV分離數(shù)據(jù)的輸出；后者利用流水線的思想
  • 關(guān)鍵字： FPGA  YUV  分離    

混合信號FPGA實(shí)現(xiàn)真正單芯片SOC

  • 要實(shí)現(xiàn)能夠?qū)⑺兄匾δ芗稍趩我黄骷脑O(shè)計(jì)理由很簡單，因?yàn)檫@樣就能將材料成本、部件庫存及電路板面積減至最低。另外，相較于多芯片解決方案，單芯片方案的功耗也較低，同時(shí)也有助于提高對知識(shí)產(chǎn)權(quán)的保護(hù)。如果
  • 關(guān)鍵字： FPGA  SOC  混合信號  單芯片    

基于FPGA的數(shù)字積分法插補(bǔ)控制器設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要：為了提高伺服電機(jī)的步進(jìn)精度，簡化控制器結(jié)構(gòu)，采用FPGA器件并運(yùn)用Verilog HDL語言設(shè)計(jì)出的插補(bǔ)控制器，不僅采用數(shù)字積分法實(shí)現(xiàn)直線插補(bǔ)控制和圓弧插補(bǔ)控制，提高了插補(bǔ)速度和插補(bǔ)精度，而且運(yùn)用多軸聯(lián)動(dòng)技術(shù)，
  • 關(guān)鍵字： FPGA  數(shù)字  積分  插補(bǔ)控制器    

FPGA+DSP結(jié)構(gòu)嵌入式系統(tǒng)的FPGA配置方法及其實(shí)現(xiàn)

  • 0 引言在信號處理領(lǐng)域中，基于FPGA+DSP的結(jié)構(gòu)設(shè)計(jì)已經(jīng)是系統(tǒng)發(fā)展的一個(gè)重要方向。隨著該系統(tǒng)設(shè)計(jì)的廣泛應(yīng)用，功能變得更加豐富，成本日趨低廉。而在某些小型化應(yīng)用的場合中，對系統(tǒng)體積的要求越來越高，因此如何在硬
  • 關(guān)鍵字： FPGA  DSP  嵌入式系統(tǒng)  配置方法    

用FPGA實(shí)現(xiàn)Nios II嵌入式系統(tǒng)配置技術(shù)

  • 用FPGA實(shí)現(xiàn)Nios II嵌入式系統(tǒng)配置技術(shù),現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是一種高密度可編程邏輯器件，其邏輯功能是通過把設(shè)計(jì)生成的數(shù)據(jù)文件配置進(jìn)芯片內(nèi)部的靜態(tài)配置數(shù)據(jù)存儲(chǔ)器(SRAM )來實(shí)現(xiàn)的，具有可重復(fù)編程性，可以靈活實(shí)現(xiàn)各
  • 關(guān)鍵字： 系統(tǒng)  配置  技術(shù)  嵌入式  II  實(shí)現(xiàn)  Nios  FPGA  
共6399條 231/427 |‹ « 229 230 231 232 233 234 235 236 237 238 » ›|

現(xiàn)場可編程門陣列(fpga)介紹

您好，目前還沒有人創(chuàng)建詞條現(xiàn)場可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對現(xiàn)場可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場可編程門陣列(fpga)的朋友們分享。    創(chuàng)建詞條

熱門主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473