現(xiàn)場可編程門陣列(fpga) 文章進(jìn)入現(xiàn)場可編程門陣列(fpga)技術(shù)社區(qū)

基于FPGA的等位移多點(diǎn)采樣硬幣識別研究

0 引言
硬幣的識別分為兩個方面：對于硬幣幣值的準(zhǔn)確檢測；對于真幣、偽幣的準(zhǔn)確鑒別。由于硬幣的復(fù)雜性，長期以來，對于硬幣的準(zhǔn)確識別都難以很好的解決。目前，無論是國外還是國內(nèi)，通常的解決方法都是基于單
關(guān)鍵字： FPGA 位移多點(diǎn) 采樣

基于FPGA的多路模擬信號源設(shè)計(jì)與實(shí)現(xiàn)

0引言隨著遙測系統(tǒng)的不斷發(fā)展，系統(tǒng)復(fù)雜程度也隨之提高，因此在終端設(shè)計(jì)中，對信號源的頻率穩(wěn)定度、幅...
關(guān)鍵字：遙測系統(tǒng) FPGA 模擬信號源設(shè)計(jì)

用FPGA技術(shù)實(shí)現(xiàn)模擬雷達(dá)信號

前言FPGA（現(xiàn)場可編程門陣列）是由掩膜可編程門陣列和PLD（可編程邏輯器件）演變而來的，并將二者的特性結(jié)合在一起，使FPGA既有掩膜可編程門陣列的高邏輯密度和通用性，又有PLD的可編程特性。FPAG技術(shù)的發(fā)展使得單個
關(guān)鍵字： FPGA 技術(shù)實(shí)現(xiàn) 模擬雷達(dá)信號

基于FPGA的AES算法芯片設(shè)計(jì)實(shí)現(xiàn)

引言密碼模塊作為安全保密系統(tǒng)的重要組成部分，其核心任務(wù)就是加密數(shù)據(jù)。分組密碼算法AES以其高效率、低開銷、實(shí)現(xiàn)簡單等特點(diǎn)目前被廣泛應(yīng)用于密碼模塊的研制中。密碼模塊一般被設(shè)計(jì)成外接在主機(jī)串口或并口的一個硬件
關(guān)鍵字： FPGA AES 算法設(shè)計(jì)實(shí)現(xiàn)

2009年8月20日，Altera與駿龍簽署6個東南亞國家分銷協(xié)議

　　Altera公司今天宣布，與駿龍環(huán)球有限公司簽署了6個東南亞國家的分銷協(xié)議。駿龍環(huán)球有限公司現(xiàn)在是Altera在新加坡、馬來西亞、泰國、菲律賓、印度尼西亞和越南的授權(quán)代理商。這一擴(kuò)展協(xié)議完善了Altera在亞太地區(qū)現(xiàn)有的分銷網(wǎng)絡(luò)。　　Altera公司亞太區(qū)副總裁兼董事總經(jīng)理Erhaan Shaikh表示：“我們看到東南亞地區(qū)有強(qiáng)勁的增長，設(shè)計(jì)工作也越來越多，相信與駿龍公司簽署擴(kuò)展協(xié)議會進(jìn)一步增強(qiáng)對客戶的服務(wù)和技術(shù)支持。駿龍公司優(yōu)秀的銷售和現(xiàn)場應(yīng)用團(tuán)隊(duì)與Altera在中國合作了多年，我相
關(guān)鍵字： Altera FPGA

FPGA：65nm器件上量低功耗市場興起

　　隨著65nm工藝的應(yīng)用以及更多低功耗技術(shù)的采用，F(xiàn)PGA擁有了更低的成本、更高的性能以及突破性的低耗電量，具備進(jìn)入更廣泛市場的條件。FPGA從業(yè)者表示，今年FPGA快速增長，而預(yù)計(jì)明年仍將是一個增長年。　　比拼65nm器件加快45nm研發(fā) 　　就像兩三年前，可編程邏輯器件領(lǐng)域的兩大廠商在90nm器件上進(jìn)行大比拼一樣，2007年，這兩家企業(yè)Xilinx和Altera又在新一代技術(shù)節(jié)點(diǎn)65nm器件上開始了競賽。一方面Xilinx宣稱他們比競爭對手領(lǐng)先推出了65nm器件，另一方面Altera則在宣布推
關(guān)鍵字： Altera FPGA 65nm

流水線技術(shù)在基于FPGA的DSP運(yùn)算中的應(yīng)用研究

流水線技術(shù)是FPGA設(shè)計(jì)速度優(yōu)化的有效方法之一。通過不同流水線級數(shù)和不同位寬的加法器和乘法器綜合數(shù)據(jù)的對比，說明在用FPGA實(shí)現(xiàn)數(shù)字信號處理硬件化運(yùn)算中流水線技術(shù)的有效性和選擇方法。對流水線應(yīng)用中設(shè)計(jì)方法的選擇、流水線首次延時和寄存器觸發(fā)時間、嵌入式存儲器塊的使用、控制流水線和數(shù)據(jù)流水線的劃分等需要注意的關(guān)鍵問題進(jìn)行了簡要分析。
關(guān)鍵字： FPGA DSP 流水線技術(shù) 運(yùn)算

基于EDA技術(shù)的FPGA設(shè)計(jì)計(jì)算機(jī)應(yīng)用

對傳統(tǒng)電子系統(tǒng)設(shè)計(jì)方法與現(xiàn)代電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了比較,引出了基于EDA技術(shù)的現(xiàn)場可編程門陣列(FPGA)電路,提出現(xiàn)場可編程門陣列(FPGA) 是近年來迅速發(fā)展的大規(guī)?？删幊虒Ｓ眉呻娐?ASIC),在數(shù)字系統(tǒng)設(shè)計(jì)和控制電路
關(guān)鍵字： FPGA EDA 計(jì)算機(jī)應(yīng)用

Altera在中國成立第66家聯(lián)合實(shí)驗(yàn)室和培訓(xùn)中心

　　Altera公司今天宣布，在北京大學(xué)軟件與微電子學(xué)院無錫產(chǎn)學(xué)院成立新的聯(lián)合實(shí)驗(yàn)室 (EDA/SOPC)。這是Altera與中國大學(xué)一起建立的第66家聯(lián)合實(shí)驗(yàn)室和培訓(xùn)中心。作為Altera全球大學(xué)計(jì)劃的一部分，該聯(lián)合實(shí)驗(yàn)室配備了最新的Altera? Quartus? II設(shè)計(jì)軟件和40套Altera DE2-70開發(fā)套件，以幫助教師指導(dǎo)學(xué)生進(jìn)行實(shí)踐練習(xí)。　　學(xué)院將利用聯(lián)合實(shí)驗(yàn)室完成相關(guān)課程的培訓(xùn)，包括數(shù)字邏輯電路、HDL語言、計(jì)算機(jī)原理、電視原理以及Altera FPGA開發(fā)環(huán)境下的
關(guān)鍵字： Altera Quartus 數(shù)字邏輯電路 HDL語言 FPGA

基于FPGA的多路模擬信號源設(shè)計(jì)

提出了一種基于FPGA的多路模擬量信號源設(shè)計(jì)方法。該系統(tǒng)以Altera公司的Cyclone系列EP2C8為核心。它包括多路數(shù)模轉(zhuǎn)換單元、電源隔離、穩(wěn)壓單元及運(yùn)算放大單元等，實(shí)現(xiàn)了電源獨(dú)立的不同頻率、不同波形的多路模擬量信號源。主要模塊采用VHDL實(shí)現(xiàn)，通過合理利用路選通信號對各路模擬量信號進(jìn)行鎖存，實(shí)現(xiàn)了各路數(shù)據(jù)的正確分路，各路模擬量波形輸出，并通過USB接口上傳數(shù)據(jù)并實(shí)時顯示，經(jīng)多次測試表明，該系統(tǒng)穩(wěn)定可靠，每路輸出電壓紋波小于30 mV。
關(guān)鍵字： FPGA 多路模擬信號源

一種基于FPGA和SC16C554實(shí)現(xiàn)多串口通信的方法

文章提出了一種基于FPGA和通用異步通信芯片SC16C554的多串口數(shù)據(jù)通信的方法，分析了硬件電路設(shè)計(jì)和軟件實(shí)現(xiàn)的關(guān)鍵點(diǎn)。測試結(jié)果表明該方法能大大減小接收數(shù)據(jù)的響應(yīng)時間，提高多串口數(shù)據(jù)通信的可靠性。
關(guān)鍵字：通信方法串口實(shí)現(xiàn) FPGA SC16C554 基于收發(fā)器

一種靈活的包含嵌入式存儲器的FPGA結(jié)構(gòu)

一種靈活的包含嵌入式存儲器的FPGA結(jié)構(gòu),1.引言
傳統(tǒng)上 FPGA只能實(shí)現(xiàn)相對較小的邏輯電路，隨著工藝技術(shù)的提高， FPGA的容量和性能也不斷提高，如今 FPGA已經(jīng)被用于實(shí)現(xiàn)大的邏輯電路甚至整個系統(tǒng)。這些大的系統(tǒng)相對于傳統(tǒng)上一直作為 FPGA市場目標(biāo)的小邏輯分
關(guān)鍵字： FPGA 結(jié)構(gòu) 存儲器嵌入式包含靈活

FPGA控制的智能化節(jié)能設(shè)備

1 前言
據(jù)了解，我國照明用電約占社會總用電量的 12％，而城市公共照明則在我國照明耗電中約占 30％，每年達(dá)到 439億度左右。以平均電價 0．65元／度計(jì)算，每年開支高達(dá) 285億元[1]。調(diào)查顯示：城市道路的人流量和車
關(guān)鍵字： FPGA 智能化節(jié)能設(shè)備

FPGA配合預(yù)失真技術(shù)的解調(diào)誤碼測試儀

1 引言
工程實(shí)踐中，我們往往需要對所設(shè)計(jì)的硬件電路進(jìn)行設(shè)計(jì)檢驗(yàn)以保證其正常運(yùn)作，從而才能進(jìn)一步支持基于該硬件的復(fù)雜程序的正確調(diào)試。這樣，特定的相應(yīng)測試系統(tǒng)設(shè)計(jì)就顯得尤為重要，不僅可以保證硬件的健康度，
關(guān)鍵字： FPGA 預(yù)失真解調(diào) 誤碼測試儀

基于FPGA和DSP的衛(wèi)星導(dǎo)航接收機(jī)測試平臺

引言
衛(wèi)星導(dǎo)航接收機(jī)是衛(wèi)星導(dǎo)航系統(tǒng)的用戶終端，用以給用戶提供精確的經(jīng)度、緯度、高度和速度等信息?，F(xiàn)在，衛(wèi)星導(dǎo)航接收機(jī)已經(jīng)應(yīng)用于航空，交通管理，石油等各個領(lǐng)域，針對衛(wèi)星導(dǎo)航接收機(jī)的研究也越發(fā)深入。
本
關(guān)鍵字： FPGA DSP 衛(wèi)星導(dǎo)航接收機(jī)