首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 現(xiàn)場可編程門陣列(fpga)

現(xiàn)場可編程門陣列(fpga) 文章 進入現(xiàn)場可編程門陣列(fpga)技術社區(qū)

“老司機”十年FPGA從業(yè)經(jīng)驗總結

  • 　　大學時代第一次接觸FPGA至今已有10多年的時間,至今記得當初第一次在EDA實驗平臺上完成數(shù)字秒表、搶答器、密碼鎖等實驗時那個興奮勁。當時由于沒有接觸到HDL硬件描述語言,設計都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來的。 　　后來讀研究生,工作陸陸續(xù)續(xù)也用過Quartus II、FoundaTIon、ISE、Libero,并且學習了verilogHDL語言,學習的過程中也慢慢體會到verilog的妙用,原來一小段語言就能完成復雜的原理圖設計,而且語言的移植性可操作性比原理圖
  • 關鍵字： FPGA  Verilog  

高云半導體宣布在香港科學園設立香港研發(fā)中心

  • 　　作為國內(nèi)領先的可編程邏輯器件供應商,廣東高云半導體科技股份有限公司(以下簡稱“高云半導體”)今日宣布成立香港研發(fā)中心,新成立的研發(fā)中心位于香港科學園二期浚湖樓,這是繼濟南、上海、廣州、美國硅谷四大研發(fā)中心之后,高云半導體成立的第五大研發(fā)中心。 　　“在香港科學園設立研發(fā)中心,將為高云半導體在國際市場開拓,創(chuàng)新合作等方面提供重要的技術支持,”高云半導體CEO朱璟輝介紹,“作為一個創(chuàng)新驅(qū)動型的公司,高云將在香港打造一個實力雄厚的研發(fā)與技術支
  • 關鍵字： 高云  FPGA  

高云半導體宣布在香港科學園設立香港研發(fā)中心

  • 中國香港，2018年3月12日，作為國內(nèi)領先的可編程邏輯器件供應商，廣東高云半導體科技股份有限公司（以下簡稱“高云半導體”）今日宣布成立香港研發(fā)中心，新成立的研發(fā)中心位于香港科學園二期浚湖樓，這是繼濟南、上海、廣州、美國硅谷四大研發(fā)中心之后，高云半導體成立的第五大研發(fā)中心。
  • 關鍵字： FPGA  高云半導體  

一文讀懂如何更經(jīng)濟地設計一顆新的芯片

  • 　　我們(IEEE)最近與Bunny Huang進行了有趣的交流，他是硬件大師以及Chumby，NetTV和Novena Laptop等的創(chuàng)造者。他還是Hacking the Xbox，The Essential Guide to Electronics in Shenzhen兩篇文章的作者，在IEEE Spectrum中有兩篇專題文章?！　∥覀兏信d趣的是Huang的意見，一個小的資金適中的團隊，
  • 關鍵字： 芯片  FPGA  

基于OMAP-L138 DSP+ARM的處理器與FPGA實現(xiàn)SDR系統(tǒng)

  • 　　CritICal Link公司的某客戶需要針對多個應用開發(fā)一個擴頻無線電收發(fā)器。該客戶已經(jīng)開發(fā)出一套算法，準備用于對信號進行調(diào)制和解調(diào)，但他們卻缺少構建完整系統(tǒng)的資源和專業(yè)知識?？蛻粝Ｍ密浖x無線電(SDR)系統(tǒng)的靈活性優(yōu)勢。本文將探討如何基于德州儀器(TI)的OMAP-L138 DSP+ARM處理器與FPGA來實現(xiàn)該系統(tǒng)?！　∑脚_　　Critical Link選擇其MityDSP-L138F嵌入式系統(tǒng)模塊作為SDR的基礎，因為該模塊不僅具有很強的處理能力，而且可以
  • 關鍵字： FPGA  ARM  

基于DSP和FPGA的機器視覺系統(tǒng)設計與實現(xiàn)

  • 　　本文將機器視覺與網(wǎng)絡技術相結合，使用TI公司新近推出的6000系列DSPsTMS320DM642為核心，應用ALTERA公司的FPGA，用其實現(xiàn)圖像預處理，減輕了DSPs的負擔。應用網(wǎng)絡技術實現(xiàn)圖像傳輸?！　?、引言　　機器視覺自起步發(fā)展到現(xiàn)在，已有15年的發(fā)展歷史。應該說機器視覺作為一種應用系統(tǒng)，其功能特點是隨著工業(yè)自動化的發(fā)展而逐漸完善和發(fā)展的?！　∧壳埃瑖H上視覺系統(tǒng)的應用方興未艾，1998年的市場規(guī)模為46億美元。在國外，機器視覺的應用普及主要體現(xiàn)在半導體及電子行業(yè)，其中大概 40%
  • 關鍵字： DSP  FPGA  

再續(xù)FPGA初心，京微齊力脫胎京微雅格重新起航

  • 　　新的一年開啟新的希望，新的空白承載新的夢想。這是年初一集微網(wǎng)給讀者們拜年時寫的寄語。在中國農(nóng)歷新年開年之際，半導體產(chǎn)業(yè)里也迎來了許多新的起點。例如長江存儲在與蘋果就采購前者的Nand閃存芯片一事談判，又例如前京微雅格副總裁王海力堅守18個月后的二次創(chuàng)業(yè)。 　　2005年年底，即將從清華大學計算機專業(yè)博士畢業(yè)的王海力加入了一家新成立的中外合資公司——雅格羅技，開始了國產(chǎn)FPGA芯片研發(fā)。2010年在北京市政府相關引導資金支持下，該公司也轉(zhuǎn)換身份并更名為“京微雅格&r
  • 關鍵字： 京微雅格  FPGA  

FPGA重點知識13條，助你構建完整“邏輯觀”之三

  • 　　10、FPGA的時序基礎理論　　我們的分析從下圖開始，下圖是常用的靜態(tài)分析結構圖，一開始看不懂公式不要緊，因為我會在后面給以非常簡單的解釋：　　這兩個公式是一個非常全面的，準確的關于建立時間和保持時間的公式。其中Tperiod為時鐘周期;Tcko為D觸發(fā)器開始采樣瞬間到D觸發(fā)器采樣的數(shù)據(jù)開始輸出的時間;Tlogic為中間的組合邏輯的延時;Tnet為走線的延時;Tsetup為D觸發(fā)器的建立時間;Tclk_skew為時鐘偏移，偏移的原因是因為時鐘到達前后兩個D觸發(fā)器的路線不是一樣長?！　∵@里我們來做如下轉(zhuǎn)
  • 關鍵字： FPGA  時序  

FPGA重點知識13條，助你構建完整“邏輯觀”之二

  • 　　8、FPGA時鐘系統(tǒng)　　1. FPGA的全局時鐘是什么?　　FPGA的全局時鐘應該是從晶振分出來的，最原始的頻率。其他需要的各種頻率都是在這個基礎上利用PLL或者其他分頻手段得到的?！　?. 全局時鐘和BUFG:　　BUFG，輸入為固定管腳，輸出為H型全銅全局高速網(wǎng)絡，這樣抖動和到任意觸發(fā)器的延時差最小，這個也就是FPGA做同步設計可以不需要做后仿真的原因。　　全局時鐘：今天我們從另一個角度來看一下時鐘的概念：時鐘是D觸發(fā)器的重要組成部分，一個有效邊沿使得D觸發(fā)器進行一次工作。而更多的時候，D觸發(fā)器保
  • 關鍵字： FPGA  時鐘  

FPGA重點知識13條，助你構建完整“邏輯觀”之一

  • 　　1、查找表LUT和編程方式　　第一部分： 查找表LUT　　FPGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為ASIC領域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足，又克服了原有可編程器件門電路有限的缺點?！　∮捎贔PGA需要被反復燒寫，它實現(xiàn)組合邏輯的基本結構不可能像ASIC那樣通過固定的與非門來完成，而只能采用一種易于反復配置的結構。查找表可以很好 地滿足這一要求，目前主流FPGA都采用了基于SRAM工藝的查找表結構，也有一些軍品和宇航級FPGA采用
  • 關鍵字： FPGA  CPLD  

eFPGA or FPGA SoC，誰將引領下一代可編程硬件潮流？

  • 　　eFPGA：冉冉升起的新星,eFPGA即嵌入式FPGA(embedded FPGA)，是近期興起的新型電路IP。　　隨著摩爾定律越來越接近瓶頸，制造ASIC芯片的成本越來越高。因此，設計者會希望ASIC能實現(xiàn)一定的可配置性，同時又不影響性能。在希望能做成可配置的模塊中，負責與其他芯片或者總線通信的接口單元又首當其沖。在芯片中，模塊間的通信往往使用簡單的并行接口或者配合簡單的時序邏輯，但是在芯片間通信時為了保證可靠性，必須通過一系列握手(handshake)協(xié)議來完成通信接口。設計者往往希望自己的SoC
  • 關鍵字： eFPGA  FPGA   

CPU、MCU、FPGA、SoC這些芯片究竟是啥？漲盡姿勢

  • 　　目前世界上有兩種文明，一種是人類社會組成的的碳基文明，一種是各種芯片組成的硅基文明——因為幾乎所有的芯片都是以單晶硅為原料制作的，芯片系統(tǒng)的總數(shù)比人類的數(shù)量還多出數(shù)十上百倍。芯片大家族里面也分各種不同類型的芯片，從古老的用電子管堆出來的成噸的邏輯門到現(xiàn)在的超級數(shù)據(jù)中心，電子技術的發(fā)展走過了一代又一代，到了今天，各種芯片更是百花齊放，芯片廠商百家爭鳴。 　　   　　可是，這么多芯片，按照功能分類，有專門用于計算的、有專門用于控制的、有專門用于存儲的&hell
  • 關鍵字： FPGA  SoC  

使用ECP5?FPGA解決網(wǎng)絡邊緣智能、視覺和互連應用設計挑戰(zhàn)

  • 　　引言　　隨著傳感器、低成本攝像頭和顯示屏在當今嵌入式設計中的使用量飛速增長，市場上出現(xiàn)了許多激動人心的全新智能和視覺應用。與此同時，嵌入式視覺應用的爆炸式發(fā)展也讓設計工程師對處理資源需求有了一個新的認識。包含豐富數(shù)據(jù)的全新視頻應用促使設計工程師重新考慮到底采用哪種器件，是專用應用處理器(AP)、ASIC還是ASSP?然而，在某些情況下，在現(xiàn)有應用處理器、ASIC或ASSP方面的大量軟件投入以及全新器件的高啟動成本已然成為上述應用更新迭代的阻礙。這一次，擺在眼前的問題推動設計工程師尋求一種協(xié)處理解決方案
  • 關鍵字： FPGA  萊迪思  

基于嵌入式SoC芯片S698-T的飛參采集器設計

  • 　韓?俊　(珠海歐比特宇航科技股份有限公司?廣東?珠海?519080)????????隨著我國航空業(yè)的發(fā)展，我國自主設計的飛機越來越多的飛行在天空中，為了記錄監(jiān)控飛機飛行過程中，飛機各種設備的參數(shù)，就需要飛行參數(shù)記錄儀器進行實時記錄。而飛機上設備種類、接口類型、信號種類都比較多，而為了滿足多種飛機型號的需求，就需要將飛行參數(shù)采集器設備的尺寸做的比較小，使得大飛機和小飛機都能夠使用?！　?/li>
  • 關鍵字： SoC  FPGA  

基于FPGA的卷積層并行加速方案

  • 　　卷積神經(jīng)網(wǎng)絡(Convolutional?Neural?Networks)是一種主要應用于圖像處理領域的人工智能算法。尤其是在計算機視覺領域，CNN在包括識別(recognition)、檢測(detection)、分割(segmentation)等很多任務中占主流地位。　　卷積神經(jīng)網(wǎng)絡的基本元素：卷積層(convolutional?layer)、池化層(pooling)、激活函數(shù)(activation)、全連接層(fully-connected?layer)。卷
  • 關鍵字： FPGA  CNN  
共6399條 39/427 |‹ « 37 38 39 40 41 42 43 44 45 46 » ›|

現(xiàn)場可編程門陣列(fpga)介紹

您好，目前還沒有人創(chuàng)建詞條現(xiàn)場可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對現(xiàn)場可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場可編程門陣列(fpga)的朋友們分享。    創(chuàng)建詞條

熱門主題

關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473